Synopsis retegit ARC DSP IP solutiones pro SoCs embedded
Synopsis eius DesignWare ARC Processus IP portfolio dilatat cum novis 128 bits ARC VPX2 et 256 frenum ARC VPX3 DSP processors.
Intentum alloqui latiorem vim, effectum et aream (PPA) postulationibus applicationum inclusarum et in eadem VLIW/SIMD architecturae innixa cum altiori observantia societatis 512 frenum ARC VPX5 DSP processoris, hae additiones duobus tradere possunt. -thirds in inferiori potestate and area.
ARC VPX DSP IP familia nunc maiorem flexibilitatem praebet pro designandis ad optimize sua consilia innixa potentia, perficiendi et areae (PPA) exigentias inclusarum laboribus ut IoT fusionis sensoris, radar et LiDAR processui, machinae imperium, vocis/orationis recognitionem; lingua naturalis processus et alia ora AI applicationes.
"AI-enables machinis augere opus habent pro processibus specialioribus qui varias DSP machinas tractare possunt et cum eminentia industriae efficientiae incommoda discendi" dixit CL Chen, COO apud Neuchips, an AI domain specificas solutiones computare in Taiwan startup. "Processus ARC VPX dilatando familiam ad extensiones vectoris sustinendas, Synopsis dat designatores ampliorem copiam applicationum ad effectum deducendi insignem processum in consiliis suis deducendis."
ARC VPX2 et VPX3 DSP processores praesto sunt in configurationibus simplicibus vel duplice-core ut latum amplis applicationis requisita compellas. Quisque nucleus VPX exsecutionis scalaris unitatem continet et vector multiplex unitates quae 8-bit, 16-bit, et 32 frenum SIMD computationes habent.
DSPs VPX dimidia, simplicia, et duplex praecisio fluitantis puncta formats sustinent, et usque ad tres punctum fistulae fluitantis in unaquaque nucleo VPX praesto sunt. T
Secundum Synopsis, unicum ferramentum accelerationis ad functiones mathematicas speciales adhibitas in functionibus algebra linearibus et non linearibus summus praecise proventuum libera.
VPX DSPs amplificationes ad architecturae (ISA) et oneris/copiarum latitudinem tradendam ad bis munera oblationum pro communibus DSP functionibus exsistentium perficiendis includunt ut celeriter Fourieriani transformat (FFTs).
Praeterea, salus aucta ARC VPX2FS et VPX3FS integrare ferramenta securitatis notis inclusis errorum in codice correctionis (ECC) tutelae ad memoriam et interfaces, monitores salutis et mechanismi seiunctas quae adiuvant designatores ad severissimas gradus ISO 26262 ASIL B, ASIL C et ASIL D muneris salus obsequio.
Ut cum aliis Synopsis ARC processoribus, processus VPX2 et VPX3 sustentantur Synopsis ARC MetaWare Development Toolkit, quod vector longitudinis-agnostici programmatis exemplar praebet specie optimized pro architectura ferramentorum VPX.