Synopsys, 임베디드 SoC용 ARC DSP IP 솔루션 공개

Synopsys는 새로운 128비트 ARC VPX2 및 256비트 ARC VPX3 DSP 프로세서로 DesignWare ARC 프로세서 IP 포트폴리오를 확장하고 있습니다.

임베디드 애플리케이션의 광범위한 전력, 성능 및 면적(PPA) 요구를 해결하기 위한 것이며 회사의 고성능 512비트 ARC VPX5 DSP 프로세서와 동일한 VLIW/SIMD 아키텍처를 기반으로 하는 이러한 추가 기능은 최대 XNUMX개의 - XNUMX분의 XNUMX은 전력과 면적을 낮춥니다.

ARC VPX DSP IP 제품군은 이제 설계자가 IoT 센서 융합, 레이더 및 LiDAR 처리, 엔진 제어, 음성/음성 인식, 자연어 처리 및 기타 에지 AI 애플리케이션.

대만의 AI 도메인 특정 컴퓨팅 솔루션 스타트업인 Neuchips의 COO CL Chen은 "AI 지원 장치는 높은 수준의 에너지 효율성으로 다양한 DSP 및 머신 러닝 워크로드를 처리할 수 있는 특수 프로세서에 대한 수요가 증가하고 있습니다. "다양한 벡터 길이를 지원하도록 ARC VPX 프로세서 제품군을 확장함으로써 Synopsys는 설계자가 보다 광범위한 애플리케이션 세트를 목표로 하는 설계자가 설계에 고성능 신호 처리를 구현할 수 있도록 합니다."

ARC VPX2 및 VPX3 DSP 프로세서는 광범위한 애플리케이션 요구 사항을 해결하기 위해 단일 또는 이중 코어 구성으로 제공됩니다. 각 VPX 코어에는 스칼라 실행 장치와 8비트, 16비트 및 32비트 SIMD 계산을 지원하는 여러 벡터 장치가 포함되어 있습니다.

VPX DSP는 절반, 단일 및 배정도 부동 소수점 형식을 지원하며 각 VPX 코어에서 최대 XNUMX개의 부동 소수점 파이프라인을 사용할 수 있습니다. NS

Synopsys에 따르면 선형 및 비선형 대수학 기능에 사용되는 특수 수학 기능을 위한 고유한 하드웨어 가속은 고정밀 결과를 제공합니다.

VPX DSP에는 FFT(고속 푸리에 변환)와 같은 일반적인 DSP 기능에 대해 기존 제품보다 최대 XNUMX배의 성능을 제공하기 위해 명령어 세트 아키텍처(ISA) 및 로드/저장 대역폭에 대한 개선 사항이 포함되어 있습니다.

또한 안전이 강화된 ARC VPX2FS 및 VPX3FS는 설계자가 가장 엄격한 ISO 26262 ASIL B, ASIL C 및 ASIL D 기능 안전 규정 준수.

다른 Synopsys ARC 프로세서와 마찬가지로 VPX2 및 VPX3 프로세서는 VPX 하드웨어 아키텍처에 특별히 최적화된 벡터 길이에 구애받지 않는 소프트웨어 프로그래밍 모델을 제공하는 Synopsys ARC MetaWare Development Toolkit에 의해 지원됩니다.