CMOS devre tasarımında ESD koruması

"CMOS süreç seviyesinin iyileştirilmesiyle ESD koruma tasarımı giderek zorlaşıyor. ESD koruması yalnızca giriş pinlerinin veya çıkış pinlerinin ESD koruma tasarımı sorunu değil aynı zamanda tüm çipin ESD koruması sorunudur. Her bir G/Ç devre Çipte karşılık gelen bir ESD koruma devresi kurulması gerekiyor. Ayrıca çipin tamamı göz önüne alındığında, tüm çip koruma yapısının kullanılması iyi bir seçimdir ve I/OPAD'den de tasarruf sağlayabilir. ESD bileşeninin alanı.

"

1 Giriş

Elektrostatik boşalma (ESD-Elektrostatik Boşalma), cihazlara zarar verici sonuçlar doğurabilir. Elektronik Cihazların ve entegre devrelerin arızalanmasının ana nedenlerinden biridir. Entegre devrelerin sürekli gelişmesiyle teknolojiCMOS devrelerinin boyutu küçülmeye devam ediyor, tüpün geçit oksidinin kalınlığı giderek inceliyor, çipin alanı giderek büyüyor, akım ve Voltaj MOS tüpünün dayanabileceği giderek küçülüyor ve çevre Kullanım ortamı değişmedi, bu nedenle devrenin anti-ESD performansını daha da optimize etmek gerekiyor.

Tüm çipin etkin alanının mümkün olduğu kadar küçük hale getirilmesi, yüksek ESD direnci ve ek işlem adımları eklemeye gerek olmaması, ana husus haline geldi. IC tasarımcılar.

2. ESD koruma prensibi

ESD koruma devresinin tasarım amacı, çalışma devresinin ESD nedeniyle hasar görmesini önlemek ve herhangi iki çip pini arasında oluşan ESD'nin, ESD akımını güç hattına vermek için düşük dirençli bir bypassa sahip olmasını sağlamaktır. Bu düşük empedanslı bypass yalnızca ESD tarafından üretilen akımı absorbe etmekle kalmamalı, aynı zamanda çalışma devresinin aşırı voltaj nedeniyle hasar görmesini önlemek için çalışma devresinin voltajını da kelepçelemelidir. Devre normal çalışırken, antistatik yapı çalışmaz, bu da ESD koruma devresinin de iyi bir stabiliteye sahip olmasını gerektirir, ESD meydana geldiğinde hızlı bir şekilde yanıt verebilir, devreyi korurken antistatik yapının kendisi zarar görmez. Antistatik yapının olumsuz etkileri (giriş gecikmesi gibi) kabul edilebilir aralıkta olmalı ve antistatik yapının kilitlenmesini önlemelidir.

3. CMOS devresinin ESD koruma yapısının tasarımı

ESD akımının çoğu devrenin dışından gelir, dolayısıyla ESD koruma devresi genellikle PAD'in yanında veya I/O devresinin içinde tasarlanmıştır. Tipik bir G/Ç devresi iki bölümden oluşur: çıkış sürücüsü ve giriş alıcısı. ESD, çipin içine PAD aracılığıyla verilir, bu nedenle I/O'da PAD'e doğrudan bağlanan tüm cihazların, ESD akımını voltaj hattına iletmek ve ardından voltaj hattını dağıtmak için paralel bir ESD düşük empedans bypass'ı kurması gerekir. çipin çeşitli pinlerine. ESD'nin etkisini azaltın. G/Ç devresine özel olarak PAD'e bağlanan çıkış sürücüsü ve giriş alıcısıdır. ESD meydana geldiğinde, ESD akımını atlayarak koruma devresine paralel düşük dirençli bir yolun oluşması ve koruma devresini anında Gerilimi etkili bir şekilde kenetleyebilmesi sağlanmalıdır. Bu iki parçanın normal çalışması devrenin normal çalışmasını etkilemez. Yaygın olarak kullanılan ESD koruma cihazları arasında dirençler, diyotlar, bipolar transistörler, MOS tüpleri, tristörler vb. bulunur. MOS tüpü CMOS işlemiyle iyi bir uyumluluğa sahip olduğundan, MOS tüpü genellikle koruma devresini oluşturmak için kullanılır.

NMOS Transistor CMOS işlemi altında yanal parazitik bir npn'ye (kaynak-p-tipi alt tabaka-drenaj) sahiptir TransistorAçıldığında büyük miktarda akımı emebilen. Bu olguyu kullanarak daha küçük bir alanda daha yüksek ESD dayanım gerilimine sahip bir koruma devresi tasarlanabilir. Tipik bir cihaz yapısı, kapı topraklı NMOS'tur (GGNMOS, GateGroundedNMOS).

Normal çalışma koşullarında NMOS yanal transistörü açılmayacaktır. ESD meydana geldiğinde, substratın drenaj ve tükenme bölgesinde bir çığ meydana gelir ve aynı zamanda elektron-delik çiftleri de üretilir. Oluşturulan deliklerin bir kısmı kaynak tarafından emilir ve geri kalanı alt tabakadan akar. Substrat direnci Rsub'un varlığından dolayı substrat voltajı artar. Substrat ve kaynak arasındaki PN bağlantısı pozitif yönde kutuplandığında, elektronlar kaynaktan substrata yayılır. Kaynak ve drenaj arasındaki elektrik alanının etkisi altında, bu elektronlar hızlandırılır, bu da elektronların ve deliklerin iyonlaşmasına neden olur, daha fazla elektron-delik çifti oluşturur, npn transistöründen akan akımı arttırır ve sonunda NMOS transistörünün bozulmasına neden olur. iki döngüden geçer. İkinci arıza, bu andaki arıza artık geri döndürülemez ve sonuçta NMOS tüpünün hasar görmesine neden olacaktır.

ESD sırasında çıkış sürücüsündeki NMOS'un her iki ucundaki voltajı daha da azaltmak için rezistans ESD koruma cihazı ile GGNMOS arasına eklenebilir. Bu direnç çalışma sinyalini etkileyemeyeceği için çok büyük olamaz. Polisilikon (poli) dirençler genellikle düzenleri çizerken kullanılır.

Yalnızca yi seviyesi ESD koruması kullanılır ve ESD akımı büyük olduğunda devrenin içindeki tüp yine de bozulabilir. GGNMOS açık. Büyük ESD akımı nedeniyle alt tabaka ve metal bağlantı üzerindeki direnç göz ardı edilemez. Bu sırada GGNMOS, voltaj girişini alıcı terminal kapısına kenetleyemez çünkü alıcı terminal kapısının silikon oksit katmanının voltajı girilir. Arıza voltajına ulaşan şey, GGNMOS ile giriş alıcı ucunun alt katmanı arasındaki IR voltaj düşüşüdür. Bu durumu önlemek için ikincil ESD koruması için giriş alma terminalinin yakınına küçük boyutlu bir GGNMOS eklenebilir ve aşağıdaki şekilde gösterildiği gibi giriş alma terminalinin geçit voltajını kenetlemek için kullanılabilir.

Ortak ESD koruma yapısı ve eşdeğer devre

Düzeni çizerken, alt tabakanın direncini ve giriş alıcı terminali ile ikincil ESD koruma devresi arasındaki kablolarını azaltmak için ikincil ESD koruma devresinin giriş alıcı terminaline yakın yerleştirilmesine dikkat edilmelidir. Daha küçük bir alana büyük boyutlu bir NMOS tüpü çizmek için genellikle yerleşimde parmak şeklinde çizilir ve yerleşimi çizerken I/O ESD tasarım kurallarına kesinlikle uyulmalıdır.

PAD yalnızca çıkış olarak kullanılıyorsa koruma direncine ve toprağa kısa uçlu NMOS'a gerek yoktur. Çıkış katındaki büyük boyutlu PMOS ve NMOS cihazları, ESD koruma cihazları olarak kullanılabilir. Genellikle çıkış katının kullanılabilmesi için çift koruma halkası bulunur. Kilitlenmeyi önleyin.

Tam çipli bir ESD yapısı tasarlarken aşağıdaki ilkelere dikkat edin:

(1) Periferik VDD ve VSS izleri, izlerin direncini azaltmak için mümkün olduğu kadar geniş olmalıdır;

(2) VDD-VSS arasında bir voltaj kenetleme yapısı tasarlayın ve ESD oluştuğunda VDD-VSS için doğrudan düşük empedanslı bir akım boşaltma kanalı sağlayın. Daha büyük alanlara sahip devreler için çipin etrafına böyle bir yapı yerleştirmek iyidir. Mümkünse, çipin çevresine birden fazla VDD ve VSS PAD yerleştirmek de genel devrenin ESD direncini artırabilir;

(3) Çevresel koruma yapısının güç ve toprak izleri mümkün olduğunca iç izlerden ayrılmalı ve yerleşim tasarımında ESD zayıf bağlantılarından kaçınmak için çevresel ESD koruma yapısı mümkün olduğunca eşit şekilde tasarlanmalıdır;

(4) ESD koruma yapısının tasarımı, devre ESD performansının, çip alanının ve koruma yapısının giriş sinyali bütünlüğü, devre hızı, çıkış sürücü kapasitesi vb. gibi devre özellikleri üzerindeki etkisini dengelemeli ve ayrıca sürecin kapasitesi. Zayıf, dolayısıyla devre tasarımı oldukça optimize edilmiş;

(5) Gerçekte tasarlanan bazı devrelerde bazen doğrudan VDD-VSS voltaj kenetleme koruma yapısı bulunmaz. Şu anda, VDD-VSS arasındaki voltaj kelepçeleme ve ESD akım deşarjı esas olarak tüm çipin kuyusunu ve tüm devresini kullanıyor. Substratın temas alanı. Bu nedenle çevresel devrede kuyu ile substrat arasındaki temas mümkün olduğu kadar artırılmalı ve NP'lerin aralıkları tutarlı olmalıdır. Alan varsa, VDD ve VSS PAD'inin yanına ve çevresine bir VDD-VSS voltaj kelepçe koruma yapısı eklemek daha iyidir; bu, yalnızca VDD-VSS modunda ESD direncini arttırmakla kalmaz, aynı zamanda I/O modunu da geliştirir. G/Ç modu. Anti-ESD yeteneği.

Genel olarak, yukarıda belirtilen genel prensipler benimsendiği sürece, çip alanından ödün verildiği sürece, genel bir mikron altı CMOS devresinin anti-ESD voltajı, anti-ESD gerekliliklerini zaten karşılayabilen 2500V'un üzerine çıkabilir. ticari devre tasarımları.

Derin mikron altı ultra büyük ölçekli CMOSIC tasarımı için geleneksel ESD koruması kullanılmaz