Derzeit ist N3, das im vierten Quartal 4 in die Massenproduktion ging, das am weitesten fortgeschrittene Verfahren.
Darauf folgt N3E, das bestanden wurde Technologie Qualifizierung abgeschlossen und die Leistungs- und Ertragsziele erreicht. Es hat die erste Welle von Kundenprodukt-Tapeouts erhalten und wird in der zweiten Hälfte des Jahres 2023 mit der Serienproduktion beginnen.
Die Anzahl der neuen Tape-Outs für N3E beträgt im gleichen Zeitraum das 1.5- bis 2-fache der von N5.
Demnächst sind:
N3P, das zusätzliche Leistungs- und Flächenvorteile bietet und gleichzeitig die Kompatibilität der Designregeln mit N3E beibehält, um die IP-Wiederverwendung zu maximieren. Die Produktion soll in der zweiten Hälfte des Jahres 2024 beginnen. Es wird 5 % mehr Geschwindigkeit bei gleichem Verlust, 5 bis 10 % Leistungsreduzierung bei gleicher Geschwindigkeit und eine 1.04-mal höhere Chipdichte im Vergleich zu N3E liefern.
N3X, das auf HPC-Anwendungen abgestimmt ist, bietet eine zusätzliche Fmax-Verstärkung, um die Overdrive-Leistung bei moderatem Tempo zu steigern Kompromiss mit Leckage. Dies bedeutet 5 % mehr Geschwindigkeit gegenüber N3P bei einer Antriebsspannung von 1.2 V, mit derselben Verbesserung Chipdichte als N3P. N3X wird 2025 in die Serienproduktion gehen.
N3AE, die branchenweit erste Auto-Early-Technologie auf 3-nm-Basis, bietet Automobil-PDKs auf Basis von N3E und ermöglicht Kunden die Einführung von Designs auf dem 3-nm-Knoten für Automobilanwendungen ein vollständig für die Automobilindustrie qualifizierter N3A-Prozess im Jahr 2025.
N2, das auf dem GAA-Nanoblatt basiert Transistor, dessen Volumenproduktion für 2025 angestrebt wird; N2P und N2X sind für 2026 geplant.
Die Leistung des Nanoblatts Transistor hat laut TSMC 80 % der Technologieziele des Unternehmens übertroffen und gleichzeitig eine hervorragende Leistung, Effizienz und einen niedrigeren Vmin gezeigt, was sich hervorragend für energieeffizientes Computing eignet.
TSMC hat bei der physischen Implementierung eines Arm-A2-CPU-Kerns N715-Designsicherheiten genutzt, um die PPA-Verbesserung zu messen: Es wurde ein Geschwindigkeitsgewinn von 30 % bei gleicher Leistung bzw. eine Leistungsreduzierung von 33 % bei gleicher Geschwindigkeit bei etwa 0.9 V im Vergleich zu erreicht N3E, hochdichte 2-zu-1-Finnen-Standardzelle.
Ein Teil der TSMC-Technologieplattform – eine rückseitige Stromschiene – sorgt zusätzlich zur Basistechnologie für einen zusätzlichen Geschwindigkeits- und Dichteschub
Die rückseitige Stromschiene eignet sich am besten für HPC-Produkte und wird in der zweiten Hälfte des Jahres 2025 verfügbar sein.
Die Technologie verbessert die Geschwindigkeit um mehr als 10–12 %, indem sie IR-Abfälle und Signal-RC-Verzögerungen reduziert und die für die Logik erforderliche Vorderseitenfläche um 10–15 % reduziert.
Mehr sehen : IGBT-Module | LCD-Displays | Elektronische Komponenten