Actualmente, N3, que entró en producción en volumen en el cuarto trimestre de 4, es el proceso más avanzado.
Le sigue N3E, que ha pasado la tecnología calificación y logró sus objetivos de desempeño y rendimiento. Recibió la primera ola de cintas adhesivas de productos de clientes y comenzará la producción en volumen en la segunda mitad de 2023.
La cantidad de cintas nuevas para N3E es de 1.5 a 2 veces mayor que la de N5 durante el mismo período.
Próximamente son:
N3P, que ofrece rendimiento adicional y beneficios de área al tiempo que conserva la compatibilidad de las reglas de diseño con N3E para maximizar la reutilización de IP. Está programado para entrar en producción en la segunda mitad de 2024. Ofrecerá un 5 % más de velocidad con la misma fuga, una reducción de potencia del 5 % al 10 % con la misma velocidad y 1.04 veces más densidad de chips en comparación con N3E.
N3X, que está ajustado para aplicaciones HPC, proporciona una ganancia adicional de Fmax para aumentar el rendimiento de la sobremarcha a un precio modesto. compensación con fugas. Esto se traduce en un 5% más de velocidad en comparación con N3P a tensión de accionamiento de 1.2 V, con la misma mejora densidad de chips como N3P. N3X entrará en producción en volumen en 2025.
N3AE, que es la primera tecnología Auto Early de la industria en 3nm, ofrece PDK automotrices basados en N3E y permite a los clientes lanzar diseños en el nodo de 3nm para aplicaciones automotrices, liderando un proceso N3A totalmente calificado para automoción en 2025.
N2, que se basa en la nanohoja GAA Transistor, cuyo volumen de producción está previsto para 2025; N2P y N2X están planificados para 2026.
El rendimiento de la nanohoja Transistor ha superado el 80 % de los objetivos tecnológicos de la empresa al tiempo que ha demostrado una potencia y una eficiencia excelentes y un Vmin más bajo, afirma TSMC, lo que es excelente para la informática con eficiencia energética.
TSMC ha ejercido la garantía de diseño N2 en la implementación física de un núcleo de CPU Arm A715 para medir la mejora de PPA: logró una ganancia de velocidad del 30 % con la misma potencia, o una reducción de potencia del 33 % con la misma velocidad a alrededor de 0.9 V, en comparación con el N3E, celda estándar de aletas de alta densidad, 2 a 1.
Parte de la plataforma de tecnología TSMC, un riel de alimentación en la parte trasera, proporciona un aumento adicional de velocidad y densidad además de la tecnología de referencia.
El riel de alimentación posterior es el más adecuado para productos HPC y estará disponible en la segunda mitad de 2025.
La tecnología mejora la velocidad en más de un 10-12 % al reducir la caída de infrarrojos y los retrasos de la señal RC y reduce el área frontal requerida para la lógica en un 10-15 %.
Ver más : Módulos IGBT | Pantallas LCD | Componentes y sistemas electrónicos