チップ設計の民主化
3nmプロセスノードが生産準備に近づくにつれ、そのためのチップ開発のコストはさらに一段高くなりました。
しかし、チップ設計の民主化への取り組みはますます進んでいます。つまり、プロとアマの両方のより広いエンジニア コミュニティにそれをもたらすことです。 これは不可能な作業のように思われるかもしれませんが、徐々にアクセスしやすくなるにつれて、ムーブメントははるかに古いテクノロジーに取り組んでいます。
大量チップのムーアの法則ほど劇的ではありませんが、シリコンの学習曲線は、特にマスク作成などの初期費用については、成熟したプロセスでも機能します。 導入時に、180nmプロセス用のフルマスクセットは簡単に300,000万ドルの費用がかかり、130nmでXNUMX万ドル以上になりました。 今日の状況はまったく異なります。 グローバル 半導体 過去180年間の協会の業界調査によると、60,000nmマスクセットの価格は80,000ドル以下であり、130nmセットの場合はXNUMXドルを下回ることがよくありました。
成熟したプロセスのマスクの価格が下がる前でさえ、ASICプロトタイピングや少量生産への低コストの方法の10つは、ファウンドリTSMCが好む名前を使用するマルチプロジェクトウェーハ（MPW）または「シャトル」にありました。 これは、ほとんどの市販の集積回路 (IC) のサイズと、リソグラフィー ツールがウェーハの表面にフィーチャを印刷するために使用するレチクルの面積との違いを利用しています。 あなたは600平方ミリメートルを測定するかもしれないレチクルでXNUMXから平方ミリメートルをとる多くのデザインを得ることができます。 一方、受け取ることを選択できるチップの数は数十に制限されている場合がありますが、外部資金がオプションになるまでプロジェクトを進めるには十分である可能性があります。
マスクセットは、唯一の先行エンジニアリングコストからはほど遠いです。 ツールと IP は、ハイエンドでは簡単に数百万に達するデザインにとって不可欠です。 現金が不足している設計者にとってのXNUMXつの選択肢は、Siemens Digital IndustriesSoftwareおよびIPが販売しているTannerスイートなどの低コストのツールにあります。 たとえば、アームは今月初めにDesignStartプログラムを再計画し、マイクロコントローラー指向のコアの選択へのアクセスを提供し、前払いのライセンス料を要求せず、生産後のロイヤルティのみを要求した.
他のアクティビティは、Eclipseなどのプロジェクトでソフトウェア開発の多くの部分で起こったことを反映しています。オープンソースツールを中心に設計環境を構築します。 多くのチップ設計チームは、モデリング言語SystemCとPythonプログラミング言語を通じて、すでにオープンソースを部分的に使用しています。Pythonプログラミング言語は、RTL検証で使用されるテストハーネスの制御に有利であることがわかっています。
オープンソースイニシアチブ
潜在的に重要なイニシアチブは、米国の研究機関 DARPA の OpenRoad イニシアチブであり、より包括的なオープン ソース設計ツールのセットを構築することを目的としています。 カリフォルニア大学サンディエゴ校のAndrewKahng教授とプロジェクトの主任研究員は、機械学習と彼が「極端なパーティショニング」と呼んでいるものを組み合わせることで、さまざまなチップ設計を自動的にレイアウトおよび調整できる環境を構想しています。多くの小さな独立して最適化されたモジュールにチップします。
検証エンジニアはさまざまな形式のオープンソースを採用していますが、その採用の障害は、テープアウトに近づくほど大きくなります。 最大の問題は、ファウンドリが提供するプロセス設計キット (PDK) にあり、秘密保持契約によって熱心に保護されており、共有が禁止されています。
上と下の図：Antmicroによって開発されたCaravelテストインフラストラクチャは、組み込みのRISC-Vコアによって管理されるI / Oとテストポートのリングを提供します
「Efablessは完全に再利用可能な結果をリリースすることができませんでした」とAnsell氏は述べています。 「私のような人は、ゲートに何かがどのように実装されているかを見ることができませんでした。 この業界には、共有に関して問題のある態度があります。」
アンセル氏によると、グーグルは一般的に進歩を加速させることに基づいて知識を共有する能力に熱心だという。 「ムーアの法則により、計算に対する需要の高まりに対応するために、新しい革新的なソリューションが必要になります」と彼は付け加えます。
より広いコミュニティにシリコン設計へのアクセスを提供することは、従来のR＆Dでは実現する可能性が低い新しい計算方法を作成するための手段を提供する可能性があります。 それを前進させるために、AnsellはファウンドリにPDKを開くよう説得しようとし始めました。 「私は多くのファウンドリと話をしました。 そして、私は多くのファウンドリに笑われました。」
あるファウンドリがこのアイデアに思いつきました。数年前までサイプレスセミコンダクターズが所有していたミネソタ州でファブを運営している会社、スカイウォーターです。 「私たちは、オープンソースライセンスの下で130nmPDKをリリースすることを許可する合意に達することができました」とAnsell氏は言います。 Githubからダウンロード可能なPDKはApache2.0ライセンスを使用しており、「私の許可を求めたり、Skywaterの許可を求めたりすることなく、すべてのユーザーがクローンを作成できます。 オープンソースのPDKは、完全にオープンソースのASICを使用できることを意味します。」
次に、GoogleとeFablessは、ASIC設計の可能性を、ファブから何かを取り戻すために何万ドルもかからない人々に拡張するMPWサービスの構築に着手しました。 無料チップの資格を得るには、設計者は自分の設計をオープンソースにするだけでなく、設計とその結果のシリコンの操作に関心のあるユーザーにサンプルを提供する準備をする必要があります。 「あなたのデザインはGDSに至るまでオープンソースでなければなりません」とAnsell氏は言います。
シャトルは約XNUMXのサンプルを返します。これは、ユーザーが要求に応じて他のユーザーにシリコンを提供することを心配せず、オープンソースハードウェアの共有の可能性を提供しようとするのに十分な数であるとAnsellは考えています。 「オープンソースにより、人々は簡単にコラボレーションできます。 これにより、人々は以前はリスクが高すぎると思っていたものを試すことができます。 失敗すること、そして失敗から学ぶことは簡単で安価になります。」
制約
さらなる制約は、Antmicroによって開発されたCaravelテストインフラストラクチャを使用するための要件です。 これにより、組み込みのRISC-Vコアによって管理されるI / Oおよびテストポートのリングが提供されます。 「最初にテストチップを構築する場合は、このようなものが必要です」と、EfablessのCTOで共同創設者のMohammedKassem氏は述べています。 このI / Oリングの真ん中には、ユーザーのカスタムシリコン用の10平方ミリメートルの穴があり、支払いなしで何にでも使用できます。
面積は比較的小さいものの、130nm では 1.5 万ゲート以上を提供できるため、複雑なデジタル設計が可能であると Ansell 氏は述べています。 「人々は古いノードのデジタル機能を大幅に過小評価しています。なぜなら、それらは最近、低電力およびアナログ設計をターゲットにするために主に使用されているからです」と彼は述べています。
スカイウォーターでの130nmプロセスでの最初の実行の提出は2020年XNUMX月に終了し、XNUMX回目の提出はXNUMX月中旬に終了し、そのXNUMX回目の実行からプロジェクト所有者に部品がXNUMX月上旬に配達されます。 Googleは近い将来XNUMXつのシャトルに資金を提供しています。 Efablessは、完全にオープンソースのハードウェアルートにコミットしたくない設計チームに有料のMPWも提供しています。
最初のシャトルには、IBMやQuicklogicなどの企業の設計が含まれていました。
「しかし、最もエキサイティングなことは、設計者の 60% がこれまで ASIC を使用したことがないということです」と Ansell は言います。 「SkyWaterプログラムの成功は、オープンソリューションに対する大きな需要が存在することを示しており、現在、他のファウンドリからいくつかの初期の関心を持っています。」
高度なノードでの作業は設計コストをこれまで以上に押し上げますが、結果として得られるチップが生産に入ると莫大な報酬が得られる可能性がありますが、設計を民主化する最先端での作業は、業界の進歩を促進する上で同様に重要になる可能性があります。