Matlamatnya adalah untuk "mengurangkan usaha yang diperlukan untuk mengintegrasikan berbilang IP analog ke dalam mana-mana asic dengan membenarkan IP digugurkan terus ke dalam aliran reka bentuk digital", menurut syarikat itu. “Yang penting, pelanggan tidak perlu lagi berurusan dengan sempadan isyarat bercampur antara analog dan digital – sub-sistem kelihatan seperti blok IP digital biasa, dengan antara muka standard yang dijangkakan oleh jurutera, menjadikannya mudah difahami dan dikendalikan. .”
Pada mulanya, syarikat itu menawarkan tiga subsistem, untuk: pengurusan kuasa ('agilePMU'), proses-voltan-penderiaan suhu (PVT) ('agilePVT'), dan pengurusan tidur ('agileSMU').
Blok IP dalam subsistem adalah daripada portfolio sedia ada Agile dan boleh disesuaikan dengan keperluan pelanggan di dalam pembungkus digital, dan ia pra-mengesahkan subsistem isyarat campuran supaya pelanggan tidak perlu berbuat demikian.
"Sub-sistem yang dibalut adalah agnostik proses dan faundri, dan setiap reka bentuk dioptimumkan untuk PDK [kit reka bentuk proses] khusus pelanggan," kata Agile.
Boleh dihantar termasuk model SystemVerilog untuk penyepaduan ke dalam aliran pengesahan digital sedia ada pelanggan.
PVT sensor (bahagian) sub-sistem mempunyai penderia proses, voltan dan suhu, penjana rujukan dan pengawal digital untuk permulaan dan penutupan. Pemantau status memberikan maklum balas masa nyata.
Subsistem pengurusan tidur (kanan) biasanya akan mengandungi pengayun boleh atur cara untuk operasi SoC frekuensi rendah dan beberapa pembanding yang boleh digunakan untuk memulakan urutan bangun tidur. Penjana kuasa hidup semula disertakan. Aktiviti diawasi oleh pengawal digital dan pemantau status memberikan maklum balas masa nyata.
Agile Analog beribu pejabat di Cambridge, UK.
Lihat lagi: modul IGBT | Memaparkan LCD | Komponen Elektronik