Theo công ty, mục đích là “giảm nỗ lực cần thiết để tích hợp nhiều IP tương tự vào bất kỳ asic nào bằng cách cho phép IP được đưa thẳng vào quy trình thiết kế kỹ thuật số”. “Điều quan trọng là khách hàng không còn cần phải đối mặt với ranh giới tín hiệu hỗn hợp giữa analog và kỹ thuật số – các hệ thống phụ trông giống như một khối IP kỹ thuật số thông thường, với các giao diện tiêu chuẩn mà các kỹ sư mong đợi, giúp chúng dễ hiểu và dễ xử lý. .”
Ban đầu, công ty cung cấp ba hệ thống phụ: quản lý năng lượng ('agilePMU'), xử lý-Vôn-cảm biến nhiệt độ (PVT) ('agilePVT') và quản lý giấc ngủ ('agileSMU').
Các khối IP trong hệ thống con là từ danh mục hiện có của Agile và có thể được tùy chỉnh theo yêu cầu của khách hàng bên trong trình bao bọc kỹ thuật số, đồng thời nó xác minh trước hệ thống phụ tín hiệu hỗn hợp để khách hàng không cần phải làm như vậy.
Agile cho biết: “Các hệ thống con được bao bọc là bất khả tri về quy trình và xưởng đúc, đồng thời mỗi thiết kế đều được tối ưu hóa cho [bộ thiết kế quy trình] PDK cụ thể của khách hàng.
Sản phẩm bàn giao bao gồm các mô hình SystemVerilog để tích hợp vào các luồng xác minh kỹ thuật số hiện có của khách hàng.
PVT cảm biến (hàng đầu) hệ thống con có các cảm biến quy trình, điện áp và nhiệt độ, bộ tạo tham chiếu và bộ điều khiển kỹ thuật số để khởi động và tắt máy. Màn hình trạng thái cung cấp phản hồi theo thời gian thực.
Hệ thống con quản lý giấc ngủ (ngay) thường sẽ chứa bộ tạo dao động có thể lập trình để vận hành SoC tần số thấp và một số bộ so sánh có thể được sử dụng để bắt đầu trình tự đánh thức. Một máy phát điện khởi động lại được bao gồm. Các hoạt động được giám sát bởi bộ điều khiển kỹ thuật số và màn hình trạng thái cung cấp phản hồi theo thời gian thực.
Agile Analog có trụ sở tại Cambridge, Vương quốc Anh.
Xem thêm : Mô-đun IGBT | Màn hình LCD | Linh kiện điện tử