تحتوي النوى التي تحمل التصنيف P على امتدادات SIMD وDSP لمجموعة التعليمات لمعالجة البيانات والتشغيل في الوقت الفعلي. "إن مجموعة مهام تمديد RISC-V International P في المراحل النهائية من تقديم المواصفات لعملية التصديق الرسمية، والتي من المتوقع أن تكتمل خلال النصف الثاني من عام 2"، وفقًا لشركة Imperas ومقرها أوكسفوردشاير، والتي قامت أيضًا بتحديث محاكاتها التكنلوجيا لاستيعاب النوى ذات القدرة P. "يمكن للمطورين الآن استخدام نماذج Imperas المرجعية لتقييم خيارات تكوين التصميم متعدد النواة لاستكشاف بنية SoC."
مجموعة تعليمات Risc-V (ISA) هي معيار مفتوح ، ولها بنية معيارية تتضمن امتدادات مستقلة متعددة مناسبة لتطبيقات مختلفة ، كل منها يحمل تسمية حرف - يضيف الامتداد "M" الضرب والقسمة ، على سبيل المثال.
يمكن لوحدات المعالجة المستقلة المتعددة تنفيذ هذه الامتدادات ، والتفاعل مع بعضها البعض ومشاركة الأجهزة الطرفية ، التي يتم التحكم فيها بواسطة مزيج من نظام التشغيل RTOS ونظام التشغيل غير الفوري الذي يعمل على تشغيل البرامج الثابتة وبرامج التطبيقات.
"RISC-V هو إطار عمل من المرونة - القيمة الحقيقية تكمن في الامتدادات والخيارات المتاحة لتطبيقات المعالج الأساسية" ، وفقًا لـ Andes CTO Charlie Su. "يعالج امتداد Risc-V P داخل نوى الأنديز متطلبات الوقت الفعلي في حسابات SIMD-DSP للأسواق في الصوت والكلام وإنترنت الأشياء والأجهزة الصغيرة والحافة."
تعمل أدوات محاكاة Imperas على تشغيل نماذج افتراضية لأجهزة Risc-V الأساسية ، مما يسمح باختبار أرصدة برامج الأجهزة المختلفة قبل الالتزام بالسيليكون.
قال إمبيراس: "تدعم هذه النماذج الافتراضية أيضًا التطوير المبكر للبرامج ، غالبًا قبل عدة أشهر من توفر نماذج السيليكون الأولية". "بالنسبة للاختبار النهائي للبرنامج ، تسمح المنصة الافتراضية بالتحقق من الشفرة الثنائية الفعلية مع إمكانية الوصول والرؤية غير المتاحة في الأجهزة الحقيقية أو دون المساس بالبرنامج قيد الاختبار باستخدام رمز اختبار إضافي. تم بالفعل استخدام نماذج Imperas لنوى الأنديز للمشاريع التجارية ، والتي يتم تنفيذها الآن في السيليكون ".
في وقت سابق من هذا الشهر وافق SiFive على نماذج محاكاة Imperas Risc-V