P の指定が付いたコアには、データ処理とリアルタイム操作用の命令セットに対する SIMD および DSP 拡張機能があります。オックスフォードシャーに本拠を置くインペラスによれば、「RISC-V国際P拡張タスクグループは、正式な批准プロセスに仕様を提出する最終段階にあり、2年下半期中に完了する予定だ」と、シミュレーションも更新している。 テクノロジー P 対応コアに対応します。 「開発者は、Imperas 参照モデルを使用して、SoC アーキテクチャを検討するためのマルチコア設計構成オプションを評価できるようになりました。」
Risc-V命令セット（ISA）はオープンスタンダードであり、さまざまなアプリケーションに適した複数の独立した拡張機能を含むモジュラー構造を備えており、それぞれに文字の指定があります。たとえば、「M」拡張機能は乗算と除算を追加します。
複数の独立した処理ユニットは、これらの拡張機能を実装し、相互に対話し、周辺機器を共有し、RTOSと、ファームウェアおよびアプリケーションソフトウェアを実行する非リアルタイムオペレーティングシステムの組み合わせによって制御できます。
「RISC-Vは柔軟性のフレームワークです。真の価値は、プロセッサコアの実装に利用できる拡張機能とオプションにあります」とAndesのCTOであるCharlieSu氏は述べています。 「Andesコア内のRisc-VP拡張機能は、オーディオ、スピーチ、IoT、tinyML、およびエッジデバイスの市場向けのSIMD-DSP計算のリアルタイム要件に対応します。」
Imperasのシミュレーションツールは、Risc-Vコアハードウェアの仮想モデルを実行し、シリコンにコミットする前にさまざまなハードウェアとソフトウェアのバランスをテストできるようにします。
「これらの仮想プロトタイプは、初期のソフトウェア開発もサポートします。多くの場合、シリコンプロトタイプが利用可能になる何ヶ月も前です」とImperas氏は述べています。 「最終的なソフトウェアテストでは、仮想プラットフォームを使用すると、実際のバイナリコードを、実際のハードウェアでは利用できないアクセスと可視性で検証したり、追加のテストコードでテスト対象のソフトウェアを危険にさらしたりすることなく検証できます。 アンデスコアのImperasモデルは、すでに商用プロジェクトに使用されており、現在はシリコンに実装されています。」
今月初め、SiFiveはImperasRisc-Vシミュレーションモデルを承認しました