Les cœurs portant la désignation P ont des extensions SIMD et DSP au jeu d'instructions pour le traitement des données et le fonctionnement en temps réel. "Le groupe de travail RISC-V International P Extension est dans les dernières étapes de soumission de la spécification au processus de ratification officiel, qui devrait être achevé au cours du deuxième semestre 2", selon Imperas, basé dans l'Oxfordshire, qui a également mis à jour sa simulation. sans souci pour accueillir des cœurs compatibles P. "Les développeurs peuvent désormais utiliser les modèles de référence Imperas pour évaluer les options de configuration de conception multicœur pour l'exploration de l'architecture SoC."
Le jeu d'instructions Risc-V (ISA) est un standard ouvert et possède une structure modulaire qui comprend plusieurs extensions indépendantes adaptées à diverses applications, chacune portant une désignation de lettre - l'extension « M » ajoute la multiplication et la division, par exemple.
Plusieurs unités de traitement indépendantes peuvent implémenter ces extensions, interagissant les unes avec les autres et partageant des périphériques, contrôlées par un mélange de RTOS et de système d'exploitation non temps réel exécutant un micrologiciel et un logiciel d'application.
« RISC-V est un cadre de flexibilité – la vraie valeur réside dans les extensions et les options disponibles pour les implémentations de cœur de processeur », selon le directeur technique d'Andes, Charlie Su. « L'extension Risc-V P au sein des cœurs des Andes répond aux exigences en temps réel des calculs SIMD-DSP pour les marchés de l'audio, de la parole, de l'IoT, de tinyML et des appareils périphériques.
Les outils de simulation d'Imperas exécutent des modèles virtuels du matériel de base Risc-V, permettant de tester différents équilibres matériel-logiciel avant de s'engager dans le silicium.
"Ces prototypes virtuels prennent également en charge le développement logiciel précoce, souvent plusieurs mois avant que les prototypes en silicium ne soient disponibles", a déclaré Imperas. « Pour les tests logiciels finaux, une plate-forme virtuelle permet de vérifier le code binaire réel avec un accès et une visibilité non disponibles dans le matériel réel ou sans compromettre le logiciel testé avec un code de test supplémentaire. Les modèles Imperas des cœurs des Andes ont déjà été utilisés pour des projets commerciaux, qui sont désormais implémentés dans le silicium. »
Plus tôt ce mois-ci, SiFive a approuvé les modèles de simulation Imperas Risc-V