Cores designatio P deferentes habent extensiones SIMD et DSP ad instructionem propositam processus notitiae et operationis realis temporis. "The RISC-V International P Extension Task Group est in ultimis gradibus submittendi specificationem processui officiali ratificationis, qui exspectatur intra H2 2021 perfici" secundum Imperas Oxon-fundatae, quae etiam suam simulationem renovavit. Technology accommodare, P-ca- cores. "Developers nunc uti Imperas referentia exempla possunt aestimare multicore designatae configurationis optiones pro exploratione SoC architecturae."
Instructio Risc-V (ISA) aperta vexillum est, et modularem habet structuram, quae multiplices extensiones independentes variis applicationibus aptas continet, unaquaeque littera designationis ferens - extensio "M" multiplicationem et divisionem addit, exempli gratia.
Multiplices independens processus unitates illas extensiones efficere possunt, mutuo se mutuo ac periphericis communicantes, mixto RTOS et non reali-temporis operantis systematis firmware ac applicationis programmatis currendi.
"RISC-V compages est flexibilitatis - realis valor in extensionibus et optionibus in promptu pro processus core exsecutiones", secundum Andes CTO Charlie Su. "Risc-V P extensio intra Cores Andes alloquitur realis tempus requisita in computationibus SIMD-DSP pro mercatis in audio, loquela, IoT, tinyML et ore machinis."
Instrumenta simulationis Imperas virtualis exempla decurrunt in hardware nuclei Risc-V, permittens varias stateras hardware-software ut probetur antequam Pii committat.
"Haec prototypa virtualia etiam maturitatem programmatum programmatum sustinent, saepe multis mensibus ante Pii prototypa praesto sunt", dixit Imperas. "Pro finali probatio software, virtualis suggestus permittit ipsum codicem binarium verificari cum accessu et visibilitate non in promptu esse in hardware reali vel sine detrimento programmatis sub experimento cum addito codice test. Exempla nucleorum Imperas Andium adhibita iam sunt in inceptis mercatoriis, quae nunc in siliconibus efficiuntur."
Prius hoc mense SiFive probatus Imperas Risc-V exempla simulationis