Các lõi mang ký hiệu P có phần mở rộng SIMD và DSP cho tập lệnh để xử lý dữ liệu và vận hành thời gian thực. “Nhóm nhiệm vụ mở rộng RISC-V International P đang trong giai đoạn cuối cùng của việc gửi thông số kỹ thuật cho quy trình phê duyệt chính thức, dự kiến sẽ hoàn thành trong nửa cuối năm 2,” theo Imperas có trụ sở tại Oxfordshire, tổ chức cũng đã cập nhật mô phỏng của mình. công nghệ để chứa các lõi có khả năng P. “Các nhà phát triển hiện có thể sử dụng các mô hình tham chiếu Imperas để đánh giá các tùy chọn cấu hình thiết kế đa lõi nhằm khám phá kiến trúc SoC.”
Tập lệnh Risc-V (ISA) là một tiêu chuẩn mở và có cấu trúc mô-đun bao gồm nhiều phần mở rộng độc lập phù hợp với các ứng dụng khác nhau, mỗi phần mở rộng mang ký hiệu chữ cái - ví dụ: phần mở rộng 'M' bổ sung thêm phép nhân và phép chia.
Nhiều đơn vị xử lý độc lập có thể triển khai các phần mở rộng đó, tương tác với nhau và chia sẻ các thiết bị ngoại vi, được điều khiển bởi sự kết hợp giữa RTOS và hệ điều hành không theo thời gian thực chạy phần sụn và phần mềm ứng dụng.
“RISC-V là một khuôn khổ của sự linh hoạt - giá trị thực sự nằm ở các phần mở rộng và tùy chọn có sẵn để triển khai lõi bộ xử lý,” theo Andes CTO Charlie Su. “Phần mở rộng Risc-V P trong lõi Andes giải quyết các yêu cầu thời gian thực trong tính toán SIMD-DSP cho các thị trường về âm thanh, giọng nói, IoT, tinyML và các thiết bị cạnh.”
Các công cụ mô phỏng của Imperas chạy các mô hình ảo của phần cứng lõi Risc-V, cho phép kiểm tra các cân bằng phần cứng-phần mềm khác nhau trước khi cam kết sử dụng silicon.
Imperas cho biết: “Những nguyên mẫu ảo này cũng hỗ trợ phát triển phần mềm ban đầu, thường là nhiều tháng trước khi các nguyên mẫu silicon có sẵn. “Đối với thử nghiệm phần mềm cuối cùng, một nền tảng ảo cho phép mã nhị phân thực tế được xác minh với quyền truy cập và khả năng hiển thị không có trong phần cứng thực hoặc không ảnh hưởng đến phần mềm đang được thử nghiệm với mã thử nghiệm bổ sung. Các mô hình Imperas của lõi Andes đã được sử dụng cho các dự án thương mại, hiện được thực hiện bằng silicon. "
Đầu tháng này SiFive đã phê duyệt mô hình mô phỏng Imperas Risc-V