Andes mensertifikasi model referensi Risc-V SIMD dan DSP

Pembaruan: 6 Agustus 2023
Andes mensertifikasi model referensi Risc-V SIMD dan DSP

Inti yang membawa sebutan P memiliki ekstensi SIMD dan DSP ke set instruksi untuk pemrosesan data dan operasi waktu nyata. “Kelompok Tugas Penyuluhan P Internasional RISC-V sedang dalam tahap akhir penyerahan spesifikasi tersebut ke proses ratifikasi resmi, yang diharapkan selesai pada semester kedua tahun 2,” menurut Imperas yang berbasis di Oxfordshire, yang juga telah memperbarui simulasinya. teknologi untuk mengakomodasi inti berkemampuan P. “Pengembang kini dapat menggunakan model referensi Imperas untuk mengevaluasi opsi konfigurasi desain multicore untuk eksplorasi arsitektur SoC.”

Set instruksi Risc-V (ISA) adalah standar terbuka, dan memiliki struktur modular yang mencakup beberapa ekstensi independen yang cocok untuk berbagai aplikasi, masing-masing membawa penunjukan huruf - ekstensi 'M' menambahkan perkalian dan pembagian, misalnya.

Beberapa unit pemrosesan independen dapat mengimplementasikan ekstensi tersebut, berinteraksi satu sama lain dan berbagi periferal, dikendalikan oleh campuran RTOS dan sistem operasi non-waktu nyata yang menjalankan firmware dan perangkat lunak aplikasi.

“RISC-V adalah kerangka kerja fleksibilitas – nilai sebenarnya ada pada ekstensi dan opsi yang tersedia untuk implementasi inti prosesor,” menurut CTO Andes Charlie Su. “Ekstensi Risc-V P dalam inti Andes memenuhi persyaratan real-time dalam komputasi SIMD-DSP untuk pasar audio, ucapan, IoT, tinyML, dan perangkat edge.”

Alat simulasi Imperas menjalankan model virtual perangkat keras inti Risc-V, memungkinkan keseimbangan perangkat keras-perangkat lunak yang berbeda untuk diuji sebelum menggunakan silikon.

“Prototipe virtual ini juga mendukung pengembangan perangkat lunak awal, seringkali berbulan-bulan sebelum prototipe silikon tersedia,” kata Imperas. “Untuk pengujian perangkat lunak akhir, platform virtual memungkinkan kode biner yang sebenarnya diverifikasi dengan akses dan visibilitas yang tidak tersedia di perangkat keras nyata atau tanpa mengorbankan perangkat lunak yang sedang diuji dengan kode pengujian tambahan. Model Imperas dari inti Andes telah digunakan untuk proyek komersial, yang sekarang diimplementasikan dalam silikon.”

Awal bulan ini SiFive menyetujui model simulasi Imperas Risc-V