I core che portano la designazione P hanno estensioni SIMD e DSP al set di istruzioni per l'elaborazione dei dati e il funzionamento in tempo reale. "Il RISC-V International P Extension Task Group è nelle fasi finali della presentazione della specifica al processo di ratifica ufficiale, che dovrebbe essere completato entro la seconda metà del 2", secondo Imperas, con sede nell'Oxfordshire, che ha anche aggiornato la sua simulazione la tecnologia per ospitare nuclei con capacità P. “Gli sviluppatori possono ora utilizzare i modelli di riferimento Imperas per valutare le opzioni di configurazione della progettazione multicore per l’esplorazione dell’architettura SoC”.
Il set di istruzioni Risc-V (ISA) è uno standard aperto e ha una struttura modulare che include più estensioni indipendenti adatte a varie applicazioni, ciascuna recante una designazione di lettere: l'estensione 'M' aggiunge moltiplicazione e divisione, ad esempio.
Più unità di elaborazione indipendenti possono implementare tali estensioni, interagendo tra loro e condividendo periferiche, controllate da un mix di RTOS e sistema operativo non in tempo reale che esegue firmware e software applicativo.
"RISC-V è un framework di flessibilità: il vero valore è nelle estensioni e nelle opzioni disponibili per le implementazioni dei core del processore", secondo Andes CTO Charlie Su. "L'estensione Risc-V P all'interno dei core Andes soddisfa i requisiti in tempo reale nei calcoli SIMD-DSP per i mercati dei dispositivi audio, voce, IoT, tinyML e edge."
Gli strumenti di simulazione di Imperas eseguono modelli virtuali dell'hardware principale di Risc-V, consentendo di testare diversi equilibri hardware-software prima di passare al silicio.
"Questi prototipi virtuali supportano anche lo sviluppo iniziale del software, spesso molti mesi prima che i prototipi in silicio siano disponibili", ha affermato Imperas. “Per il test finale del software, una piattaforma virtuale consente di verificare il codice binario effettivo con accesso e visibilità non disponibili nell'hardware reale o senza compromettere il software in prova con codice di test aggiuntivo. I modelli Imperas dei nuclei delle Ande sono già stati utilizzati per progetti commerciali, che ora sono implementati in silicio”.
All'inizio di questo mese SiFive ha approvato i modelli di simulazione Imperas Risc-V