MIPS wählt Imperas-Referenzmodelle für die RISC-V-Prozessorverifizierung

Imperas Software, ein führender Anbieter von RISC-V-Simulationslösungen, hat zusammen mit MIPS die Fortsetzung und Erweiterung seiner langjährigen Beziehung zur Simulations- und Verifikationsunterstützung für RISC-V bekannt gegeben.

Seit 2010 MIPs, der Prozessor Technologie Das Unternehmen, das sich auf die Kommerzialisierung von RISC-basierten Prozessorarchitekturen und IP-Kernen konzentriert, hat mit Imperas eine Partnerschaft für proprietäre Simulationstechnologie und Referenzmodelle sowohl für internes Engineering als auch für Kunden-ISS-Lösungen geschlossen. Während das Design- und Verifizierungsteam auf die offene ISA (Instruction Set Architecture) von RISC-V übergeht, bilden die Imperas-Referenzmodelle für RISC-V die Referenz für die Aufgaben der Prozessorfunktionsverifizierung.

Die neueste RISC-V-Verifizierungsmethode "Step-and-Compare" kann verwendet werden, um eine RTL-Prozessorimplementierung gegen das goldene Referenzmodell von Imperas zu verifizieren, das in einer SystemVerilog-Umgebung gekapselt ist. Dies deckt asynchrone Ereignisse ab und bietet einen nahtlosen, zeitsparenden Übergang zur Debug-Analyse, wenn ein Problem gefunden wird.

Da die Hauptaufgabe eines zentralen Prozessors darin besteht, Software auszuführen, spielt Software eine wichtige Rolle im gesamten Designzyklus vom ersten Projektkonzept bis zur detaillierten Funktionsprüfung und im Fall der Prozessor-IP bis zum endgültigen SoC-Design und -Ende Anwendungsentwicklung.

SoC-Entwickler wählen die Prozessor-IP basierend auf vielen Faktoren aus. Eines der wichtigsten Ergebnisse, die die Benutzerfreundlichkeit unterstützen, ist jedoch eine hochwertige ISS zur Unterstützung der Softwareentwicklung.

Seit 2010 umfassen die MIPS-Kern-IP-Leistungen die auf Imperas basierende ISS, und infolgedessen hat die Imperas-Technologie dazu beigetragen, viele Projekte in Anwendungen wie Hochleistungs-Wireless-Kommunikation, Netzwerk-, Automobil- und KI-Anwendungen mit großen Kunden wie MediaTek und Intel zu unterstützen Mobileye.

„Bei der Umstellung der MIPS-Design- und Verifikationsteams auf RISC-V sehen wir viele Vorteile aus der Übernahme der offenen ISA-Spezifikation“, sagte Don Smith, Director of Engineering bei MIPS, Inc. „Als IP-Unternehmen haben wir einen bedeutenden konzentrieren wir uns auf die Qualität und Verifizierung unserer IP-Leistungen für Prozessoren. Imperas ist führend in der RISC-V-Simulation und -Verifikation und mit mehr als einem Jahrzehnt der Zusammenarbeit der offensichtliche DV-Partner für MIPS und seine neuen RISC-V-Angebote.“

„RISC-V steht an der Spitze einer Renaissance des Hardwaredesigns bei optimierten Prozessoren“, sagte Itai Yarom, VP of Sales and Marketing bei MIPS, Inc. „Aber ein ISA bietet nur die Hülle der Möglichkeiten. Die Kunst und Wissenschaft der Prozessoroptimierung erfordert eine vollständige Feature-Exploration und -Verifikation, die durch die Referenzmodell-Simulations- und Verifikationstechnologie von Imperas unterstützt werden.“

„Die Simulationstechnologie von Imperas hat zwei einzigartige Eigenschaften: Sie modelliert Prozessoren mit der Genauigkeit, Kontrolle und Sichtbarkeit, die für funktionale DV erforderlich sind, und zweitens kann sie in alle wichtigen EDA-Verifikationsumgebungen integriert werden.“ sagte Simon Davidmann, CEO von Imperas Software. „Die Integration unserer RISC-V-Referenzmodelle in eine SystemVerilog UVM-Testbench unterstützt die neuesten Techniken für asynchrone Ereignisse mit ‚Step-and-Compare‘ und bietet eine einzige Umgebung zur effizienten Lösung von Problemen.“