MIPS memilih Model Rujukan Imperas untuk pengesahan pemproses RISC-V

Perisian Imperas, peneraju dalam penyelesaian simulasi RISC-V, telah bersama-sama dengan MIPS mengumumkan penerusan dan lanjutan hubungannya yang telah lama terjalin dengan sokongan simulasi dan pengesahan untuk RISC-V.

Sejak 2010 MIPs, pemproses teknologi syarikat yang memberi tumpuan kepada pengkomersilan seni bina pemproses berasaskan RISC dan teras IP, telah bekerjasama dengan Imperas untuk teknologi simulasi proprietari dan model rujukan untuk kedua-dua kejuruteraan dalaman dan penyelesaian ISS pelanggan. Apabila pasukan reka bentuk dan pengesahan beralih kepada ISA terbuka RISC-V (Seni Bina Set Arahan), model rujukan Imperas untuk RISC-V membentuk rujukan untuk tugas pengesahan berfungsi pemproses.

Metodologi 'step-and-compare' pengesahan RISC-V terkini boleh digunakan untuk mengesahkan pelaksanaan pemproses RTL terhadap model rujukan emas Imperas yang terkandung dalam persekitaran SystemVerilog. Ini meliputi peristiwa tak segerak dan menawarkan peralihan yang lancar dan menjimatkan masa kepada analisis nyahpepijat apabila isu ditemui.

Memandangkan peranan utama pemproses pusat adalah untuk melaksanakan perisian, perisian memainkan peranan utama dalam kitaran reka bentuk lengkap daripada konsep projek awal kepada pengesahan fungsi yang terperinci, dan dalam kes IP pemproses, seterusnya ke reka bentuk dan penghujung SoC akhir. pembangunan aplikasi.

Pembangun SoC memilih IP pemproses berdasarkan banyak faktor, namun, salah satu penyampaian utama yang menyokong kemudahan penggunaan ialah ISS berkualiti tinggi untuk menyokong pembangunan perisian.

Sejak 2010, penghantaran IP teras MIPS telah memasukkan ISS berasaskan Imperas, dan sebagai akibatnya teknologi Imperas telah membantu menyokong banyak projek dalam aplikasi seperti komunikasi tanpa wayar berprestasi tinggi, rangkaian, automotif dan aplikasi AI, dengan pelanggan utama termasuk MediaTek dan Intel Mobileye.

"Apabila pasukan reka bentuk dan pengesahan MIPS beralih kepada RISC-V, kami melihat banyak faedah daripada mengguna pakai spesifikasi ISA terbuka," kata Don Smith, Pengarah Kejuruteraan di MIPS, Inc. "Sebagai sebuah syarikat IP, kami mempunyai ciri penting fokus pada kualiti dan pengesahan penghantaran IP pemproses kami. Imperas ialah peneraju dalam simulasi dan pengesahan RISC-V dan, dengan lebih sedekad kerjasama, mereka adalah rakan kongsi DV yang jelas untuk MIPS dan tawaran RISC-V baharunya.”

"RISC-V berada di barisan hadapan dalam kebangkitan reka bentuk perkakasan dalam pemproses yang dioptimumkan," kata Itai Yarom, VP Jualan dan Pemasaran di MIPS, Inc. "Tetapi, ISA hanya menyediakan sampul kemungkinan. Seni dan sains pengoptimuman pemproses memerlukan penerokaan dan pengesahan ciri yang lengkap, yang disokong oleh simulasi model rujukan dan teknologi pengesahan daripada Imperas.”

"Teknologi simulasi Imperas mempunyai dua atribut unik, ia memodelkan pemproses dengan ketepatan, kawalan dan keterlihatan yang diperlukan untuk DV berfungsi dan kedua, ia boleh disepadukan ke dalam semua persekitaran pengesahan EDA utama." kata Simon Davidmann, Ketua Pegawai Eksekutif di Imperas Software. “Mengintegrasikan model rujukan RISC-V kami ke dalam meja ujian SystemVerilog UVM menyokong teknik terkini untuk acara tak segerak dengan 'langkah dan bandingkan', dan menyediakan satu persekitaran untuk menyelesaikan isu dengan cekap."