MIPS selecciona los modelos de referencia de Imperas para la verificación del procesador RISC-V

Imperas Software, líder en soluciones de simulación RISC-V, junto con MIPS ha anunciado la continuación y extensión de su relación de larga data con soporte de simulación y verificación para RISC-V.

Desde 2010 MIP, el procesador la tecnología La empresa, que se centra en la comercialización de arquitecturas de procesadores y núcleos IP basados ​​en RISC, se ha asociado con Imperas para obtener tecnología de simulación patentada y modelos de referencia tanto para ingeniería interna como para soluciones ISS de clientes. A medida que el equipo de diseño y verificación realiza la transición a la ISA (arquitectura de conjunto de instrucciones) abierta de RISC-V, los modelos de referencia Imperas para RISC-V forman la referencia para las tareas de verificación funcional del procesador.

La última metodología de verificación RISC-V 'paso y comparación' se puede utilizar para verificar la implementación de un procesador RTL con el modelo de referencia dorado de Imperas encapsulado dentro de un entorno SystemVerilog. Esto cubre los eventos asincrónicos y ofrece una transición fluida y que ahorra tiempo al análisis de depuración cuando se encuentra un problema.

Dado que la función principal de un procesador central es ejecutar el software, el software juega un papel importante en el ciclo de diseño completo desde el concepto del proyecto inicial hasta la verificación funcional detallada y, en el caso de la IP del procesador, más allá del diseño y finalización del SoC final. desarrollo de aplicaciones.

Los desarrolladores de SoC seleccionan la IP del procesador en función de muchos factores; sin embargo, uno de los entregables clave que respalda la facilidad de uso es un ISS de alta calidad para respaldar el desarrollo de software.

Desde 2010, los entregables IP centrales de MIPS han incluido el ISS basado en Imperas y, como consecuencia, la tecnología Imperas ha ayudado a respaldar muchos proyectos en aplicaciones tales como comunicaciones inalámbricas de alto rendimiento, redes, aplicaciones automotrices y de inteligencia artificial, con clientes importantes como MediaTek e Intel. Mobileye.

“A medida que los equipos de diseño y verificación de MIPS hacen la transición a RISC-V, vemos muchos beneficios al adoptar la especificación ISA abierta”, dijo Don Smith, Director de Ingeniería de MIPS, Inc. “Como empresa de propiedad intelectual, tenemos un importante centrarse en la calidad y verificación de los entregables de IP de nuestro procesador. Imperas son los líderes en simulación y verificación de RISC-V y, con más de una década de colaboración, son el socio DV obvio para MIPS y sus nuevas ofertas de RISC-V ".

“RISC-V está a la vanguardia de un renacimiento del diseño de hardware en procesadores optimizados”, dijo Itai Yarom, vicepresidente de ventas y marketing de MIPS, Inc. “Pero una ISA solo ofrece un abanico de posibilidades. El arte y la ciencia de la optimización del procesador requieren una exploración y verificación completas de características, que están respaldadas por la tecnología de simulación y verificación del modelo de referencia de Imperas ”.

"La tecnología de simulación Imperas tiene dos atributos únicos, modela procesadores con la precisión, el control y la visibilidad necesarios para DV funcional y, en segundo lugar, puede integrarse en todos los entornos principales de verificación de EDA". dijo Simon Davidmann, director ejecutivo de Imperas Software. "La integración de nuestros modelos de referencia RISC-V en un banco de pruebas SystemVerilog UVM admite las últimas técnicas para eventos asíncronos con 'paso y comparación', y proporciona un entorno único para resolver problemas de manera eficiente".