MIPS seleciona Modelos de Referência Imperas para verificação do processador RISC-V

Imperas Software, líder em soluções de simulação RISC-V, juntamente com MIPS anunciou a continuação e extensão de seu relacionamento de longa data com suporte de simulação e verificação para RISC-V.

Desde MIPs de 2010, o processador tecnologia empresa focada na comercialização de arquiteturas de processador baseadas em RISC e núcleos IP, fez parceria com a Imperas para tecnologia de simulação proprietária e modelos de referência para engenharia interna e soluções ISS de clientes. À medida que a equipe de design e verificação faz a transição para o ISA aberto (Arquitetura de conjunto de instruções) RISC-V, os modelos de referência Imperas para RISC-V formam a referência para as tarefas de verificação funcional do processador.

A mais recente metodologia de verificação RISC-V de 'etapa e comparação' pode ser usada para verificar a implementação de um processador RTL em relação ao modelo de referência de ouro da Imperas encapsulado em um ambiente SystemVerilog. Isso cobre eventos assíncronos e oferece uma transição contínua e rápida para a análise de depuração quando um problema é encontrado.

Uma vez que a função principal de um processador central é executar o software, o software desempenha um papel importante no ciclo de design completo, desde o conceito do projeto inicial até a verificação funcional detalhada e, no caso do IP do processador, além do design e término do SoC final desenvolvimento de aplicações.

Os desenvolvedores de SoC selecionam o IP do processador com base em muitos fatores; no entanto, um dos principais produtos que oferece suporte à facilidade de uso é um ISS de alta qualidade para oferecer suporte ao desenvolvimento de software.

Desde 2010, as entregas de IP do núcleo MIPS incluíram o ISS baseado em Imperas e, como consequência, a tecnologia Imperas ajudou a dar suporte a muitos projetos em aplicativos como comunicações sem fio de alto desempenho, redes, aplicativos automotivos e de IA, com clientes importantes, incluindo MediaTek e Intel Mobileye.

“À medida que as equipes de design e verificação MIPS fazem a transição para RISC-V, vemos muitos benefícios em adotar a especificação ISA aberta”, disse Don Smith, Diretor de Engenharia da MIPS, Inc. “Como uma empresa de IP, temos um importante foco na qualidade e verificação de nossos resultados de IP do processador. Imperas são líderes em simulação e verificação RISC-V e, com mais de uma década de colaboração, são o parceiro DV óbvio para MIPS e suas novas ofertas RISC-V. ”

“O RISC-V está na vanguarda do renascimento do design de hardware em processadores otimizados”, disse Itai Yarom, VP de Vendas e Marketing da MIPS, Inc. “Mas um ISA fornece apenas o envelope de possibilidades. A arte e a ciência da otimização do processador requerem a exploração e verificação completa dos recursos, que são apoiados pela simulação do modelo de referência e tecnologia de verificação da Imperas. ”

“A tecnologia de simulação Imperas tem dois atributos exclusivos, ela modela processadores com a precisão, controle e visibilidade necessários para DV funcional e, em segundo lugar, pode ser integrada em todos os principais ambientes de verificação de EDA.” disse Simon Davidmann, CEO da Imperas Software. “Integrar nossos modelos de referência RISC-V em um testbench SystemVerilog UVM oferece suporte às técnicas mais recentes para eventos assíncronos com 'etapa e comparação' e fornece um único ambiente para resolver problemas de forma eficiente.”