MIPS เลือก Imperas Reference Models สำหรับการตรวจสอบโปรเซสเซอร์ RISC-V

Imperas Software ผู้นำด้านโซลูชันการจำลอง RISC-V ร่วมกับ MIPS ประกาศความต่อเนื่องและการขยายความสัมพันธ์ที่มีมายาวนานด้วยการสนับสนุนการจำลองและการตรวจสอบสำหรับ RISC-V

ตั้งแต่ปี 2010 MIP โปรเซสเซอร์ เทคโนโลยี บริษัทที่มุ่งเน้นการค้าสถาปัตยกรรมโปรเซสเซอร์ที่ใช้ RISC และคอร์ IP ได้ร่วมมือกับ Imperas สำหรับเทคโนโลยีการจำลองที่เป็นกรรมสิทธิ์และแบบจำลองอ้างอิงสำหรับทั้งวิศวกรรมภายในและโซลูชัน ISS ของลูกค้า ในขณะที่ทีมออกแบบและตรวจสอบเปลี่ยนไปใช้ RISC-V open ISA (สถาปัตยกรรมชุดคำสั่ง) โมเดลอ้างอิง Imperas สำหรับ RISC-V จะสร้างข้อมูลอ้างอิงสำหรับงานตรวจสอบการทำงานของโปรเซสเซอร์

สามารถใช้วิธีการ 'ขั้นตอนและเปรียบเทียบ' การตรวจสอบ RISC-V ล่าสุดเพื่อตรวจสอบการใช้งานตัวประมวลผล RTL กับแบบจำลองอ้างอิงสีทองของ Imperas ที่ห่อหุ้มไว้ภายในสภาพแวดล้อม SystemVerilog ข้อมูลนี้ครอบคลุมเหตุการณ์แบบอะซิงโครนัสและนำเสนอการเปลี่ยนแปลงที่ราบรื่นและประหยัดเวลาในการวิเคราะห์การดีบักเมื่อพบปัญหา

เนื่องจากบทบาทหลักของโปรเซสเซอร์กลางคือการรันซอฟต์แวร์ ซอฟต์แวร์จึงมีบทบาทสำคัญในวงจรการออกแบบที่สมบูรณ์ตั้งแต่แนวคิดโครงการเริ่มต้นไปจนถึงการตรวจสอบการทำงานโดยละเอียด และในกรณีของ IP โปรเซสเซอร์ นอกเหนือจากการออกแบบ SoC ขั้นสุดท้ายและสิ้นสุด การพัฒนาโปรแกรมประยุกต์.

นักพัฒนา SoC เลือก IP ของโปรเซสเซอร์โดยพิจารณาจากหลายปัจจัย อย่างไรก็ตาม หนึ่งในผลิตภัณฑ์หลักที่สนับสนุนการใช้งานง่ายคือ ISS คุณภาพสูงเพื่อรองรับการพัฒนาซอฟต์แวร์

ตั้งแต่ปี 2010 การส่งมอบ IP หลักของ MIPS ได้รวม ISS ที่ใช้ Imperas และด้วยเหตุนี้ เทคโนโลยี Imperas จึงช่วยสนับสนุนโครงการมากมายในแอปพลิเคชัน เช่น การสื่อสารไร้สายประสิทธิภาพสูง เครือข่าย แอปพลิเคชันยานยนต์และ AI กับลูกค้ารายใหญ่รวมถึง MediaTek และ Intel โมบิลอาย.

Don Smith ผู้อำนวยการฝ่ายวิศวกรรมของ MIPS, Inc. กล่าวว่า "ในขณะที่ทีมออกแบบและการตรวจสอบของ MIPS เปลี่ยนไปใช้ RISC-V เราจึงเห็นประโยชน์มากมายจากการนำข้อกำหนด ISA แบบเปิดมาใช้" Don Smith ผู้อำนวยการฝ่ายวิศวกรรมของ MIPS, Inc. กล่าว "ในฐานะบริษัทด้านทรัพย์สินทางปัญญา มุ่งเน้นไปที่คุณภาพและการตรวจสอบความถูกต้องของการส่งมอบ IP ของโปรเซสเซอร์ของเรา Imperas เป็นผู้นำในการจำลองและการตรวจสอบ RISC-V และด้วยความร่วมมือมากกว่าทศวรรษ พวกเขาเป็นพันธมิตร DV ที่ชัดเจนสำหรับ MIPS และข้อเสนอ RISC-V ใหม่”

Itai Yarom รองประธานฝ่ายขายและการตลาดของ MIPS, Inc. กล่าวว่า "RISC-V อยู่ในระดับแนวหน้าของการออกแบบฮาร์ดแวร์ในยุคใหม่ ศาสตร์และศิลป์ของการเพิ่มประสิทธิภาพโปรเซสเซอร์จำเป็นต้องมีการสำรวจและยืนยันคุณสมบัติที่สมบูรณ์ ซึ่งได้รับการสนับสนุนโดยการจำลองแบบจำลองอ้างอิงและเทคโนโลยีการตรวจสอบจาก Imperas”

“เทคโนโลยีการจำลองของ Imperas มีลักษณะเฉพาะสองอย่าง โดยสร้างแบบจำลองโปรเซสเซอร์ที่มีความแม่นยำ การควบคุม และการมองเห็นที่จำเป็นสำหรับ DV ที่ใช้งานได้ และประการที่สอง สามารถรวมเข้ากับสภาพแวดล้อมการตรวจสอบ EDA หลักทั้งหมดได้” Simon Davidmann ซีอีโอของ Imperas Software กล่าว “การรวมโมเดลอ้างอิง RISC-V ของเราเข้ากับเครื่องทดสอบ SystemVerilog UVM รองรับเทคนิคล่าสุดสำหรับเหตุการณ์แบบอะซิงโครนัสด้วย 'ขั้นตอนและเปรียบเทียบ' และให้สภาพแวดล้อมเดียวเพื่อแก้ไขปัญหาอย่างมีประสิทธิภาพ”