MIPS, RISC-V 프로세서 검증을 위해 Imperas 참조 모델 선택

RISC-V 시뮬레이션 솔루션의 선두주자인 Imperas Software는 MIPS와 함께 RISC-V에 대한 시뮬레이션 및 검증 지원과의 오랜 관계의 지속 및 확장을 발표했습니다.

2010년 MIP 이후 프로세서는 technology RISC 기반 프로세서 아키텍처 및 IP 코어의 상용화에 중점을 두고 있는 회사는 내부 엔지니어링 및 고객 ISS 솔루션 모두를 위한 독점 시뮬레이션 기술 및 참조 모델을 위해 Imperas와 파트너십을 맺었습니다. 설계 및 검증 팀이 RISC-V 개방형 ISA(명령어 세트 아키텍처)로 전환함에 따라 RISC-V용 Imperas 참조 모델은 프로세서 기능 검증 작업을 위한 참조 모델을 형성합니다.

최신 RISC-V 검증 '단계적 비교' 방법론을 사용하여 SystemVerilog 환경 내에 캡슐화된 Imperas 골든 참조 모델에 대해 RTL 프로세서 구현을 검증할 수 있습니다. 이는 비동기식 이벤트를 다루며 문제가 발견될 때 디버그 분석으로 원활하고 시간 절약형 전환을 제공합니다.

중앙 프로세서의 주요 역할은 소프트웨어를 실행하는 것이기 때문에 소프트웨어는 초기 프로젝트 개념에서 세부 기능 검증까지 전체 설계 주기에서 중요한 역할을 하며, 프로세서 IP의 경우 최종 SoC 설계 및 종료에 이르기까지 응용 프로그램 개발.

SoC 개발자는 여러 요소를 기반으로 프로세서 IP를 선택하지만 사용 편의성을 지원하는 주요 결과물 중 하나는 소프트웨어 개발을 지원하는 고품질 ISS입니다.

2010년부터 MIPS 핵심 IP 제품에는 Imperas 기반 ISS가 포함되었으며 결과적으로 Imperas 기술은 MediaTek 및 Intel을 비롯한 주요 고객과 함께 고성능 무선 통신, 네트워킹, 자동차 및 AI 응용 프로그램과 같은 응용 프로그램의 많은 프로젝트를 지원하는 데 도움이 되었습니다. 모빌아이.

MIPS, Inc의 엔지니어링 이사인 Don Smith는 "MIPS 설계 및 검증 팀이 RISC-V로 전환함에 따라 개방형 ISA 사양을 채택함으로써 많은 이점을 얻을 수 있습니다."라고 말했습니다. 프로세서 IP 결과물의 품질과 검증에 중점을 둡니다. Imperas는 RISC-V 시뮬레이션 및 검증 분야의 리더이며 XNUMX년 이상의 협업을 통해 MIPS 및 새로운 RISC-V 제품의 확실한 DV 파트너입니다.”

MIPS, Inc.의 영업 및 마케팅 부사장인 Itai Yarom은 “RISC-V는 최적화된 프로세서에서 하드웨어 설계 르네상스의 최전선에 있습니다. 그러나 ISA는 가능성의 한계를 제공할 뿐입니다. 프로세서 최적화의 기술과 과학에는 Imperas의 참조 모델 시뮬레이션 및 검증 기술이 지원하는 완전한 기능 탐색 및 검증이 필요합니다.”

"Imperas 시뮬레이션 기술에는 두 가지 고유한 속성이 있습니다. 기능적 DV에 필요한 정확성, 제어 및 가시성을 갖춘 프로세서를 모델링하고 두 번째로 모든 주요 EDA 검증 환경에 통합할 수 있습니다." Imperas Software의 CEO인 Simon Davidmann은 말했습니다. "RISC-V 참조 모델을 SystemVerilog UVM 테스트벤치에 통합하면 '단계별 비교'를 통해 비동기 이벤트에 대한 최신 기술을 지원하고 문제를 효율적으로 해결할 수 있는 단일 환경을 제공합니다."