MIPS seleziona i modelli di riferimento Imperas per la verifica del processore RISC-V

Imperas Software, leader nelle soluzioni di simulazione RISC-V, ha annunciato insieme a MIPS la continuazione e l'estensione della sua relazione di lunga data con il supporto di simulazione e verifica per RISC-V.

Dal 2010 MIP, il processore la tecnologia azienda focalizzata sulla commercializzazione di architetture di processori basate su RISC e core IP, ha collaborato con Imperas per la tecnologia di simulazione proprietaria e modelli di riferimento sia per l'ingegneria interna che per le soluzioni ISS del cliente. Mentre il team di progettazione e verifica passa all'ISA (Instruction Set Architecture) aperta di RISC-V, i modelli di riferimento Imperas per RISC-V costituiscono il riferimento per le attività di verifica funzionale del processore.

L'ultima metodologia di verifica 'step-and-compare' RISC-V può essere utilizzata per verificare l'implementazione di un processore RTL rispetto al modello di riferimento dorato Imperas incapsulato all'interno di un ambiente SystemVerilog. Questo copre gli eventi asincroni e offre una transizione senza interruzioni e che fa risparmiare tempo all'analisi del debug quando viene rilevato un problema.

Poiché il ruolo principale di un processore centrale è quello di eseguire il software, il software svolge un ruolo importante nell'intero ciclo di progettazione dal concetto iniziale del progetto alla verifica funzionale dettagliata e, nel caso dell'IP del processore, oltre nella progettazione finale del SoC e alla fine sviluppo di applicazioni.

Gli sviluppatori di SoC selezionano l'IP del processore in base a molti fattori, tuttavia, uno dei risultati chiave che supporta la facilità d'uso è un ISS di alta qualità per supportare lo sviluppo del software.

Dal 2010, i principali prodotti IP MIPS hanno incluso l'ISS basato su Imperas e, di conseguenza, la tecnologia Imperas ha aiutato a supportare molti progetti in applicazioni come comunicazioni wireless ad alte prestazioni, reti, applicazioni automobilistiche e di intelligenza artificiale, con i principali clienti tra cui MediaTek e Intel Mobileye.

"Mentre i team di progettazione e verifica MIPS passano a RISC-V, vediamo molti vantaggi dall'adozione della specifica ISA aperta", ha affermato Don Smith, Direttore dell'ingegneria presso MIPS, Inc. "Come azienda IP, abbiamo un significativo concentrarsi sulla qualità e sulla verifica dei risultati IP del nostro processore. Imperas è leader nella simulazione e verifica RISC-V e, con oltre un decennio di collaborazione, è l'ovvio partner DV per MIPS e le sue nuove offerte RISC-V.

"RISC-V è in prima linea nella rinascita della progettazione hardware nei processori ottimizzati", ha affermato Itai Yarom, VP of Sales and Marketing di MIPS, Inc. "Ma un ISA fornisce solo l'inviluppo delle possibilità. L'arte e la scienza dell'ottimizzazione del processore richiedono l'esplorazione e la verifica complete delle funzionalità, supportate dalla tecnologia di simulazione e verifica del modello di riferimento di Imperas.

"La tecnologia di simulazione Imperas ha due attributi unici, modella i processori con l'accuratezza, il controllo e la visibilità richiesti per il DV funzionale e, in secondo luogo, può essere integrata in tutti i principali ambienti di verifica EDA". ha affermato Simon Davidmann, CEO di Imperas Software. "L'integrazione dei nostri modelli di riferimento RISC-V in un banco di prova SystemVerilog UVM supporta le più recenti tecniche per eventi asincroni con 'step-and-compare' e fornisce un unico ambiente per risolvere in modo efficiente i problemi."