MIPS sélectionne les modèles de référence Imperas pour la vérification du processeur RISC-V

Imperas Software, un leader des solutions de simulation RISC-V, a annoncé avec MIPS la poursuite et l'extension de sa relation de longue date avec le support de simulation et de vérification pour RISC-V.

Depuis les MIP 2010, le processeur sans souci société qui se concentre sur la commercialisation d'architectures de processeurs basées sur RISC et de cœurs IP, s'est associée à Imperas pour une technologie de simulation exclusive et des modèles de référence pour l'ingénierie interne et les solutions ISS des clients. Alors que l'équipe de conception et de vérification passe à l'ISA ouverte (Instruction Set Architecture) de RISC-V, les modèles de référence Imperas pour RISC-V constituent la référence pour les tâches de vérification fonctionnelle du processeur.

La dernière méthodologie de vérification RISC-V « étape et comparaison » peut être utilisée pour vérifier une implémentation de processeur RTL par rapport au modèle de référence doré Imperas encapsulé dans un environnement SystemVerilog. Cela couvre les événements asynchrones et offre une transition transparente et rapide vers l'analyse de débogage lorsqu'un problème est détecté.

Étant donné que le rôle principal d'un processeur central est d'exécuter le logiciel, le logiciel joue un rôle majeur dans le cycle de conception complet, du concept initial du projet à la vérification fonctionnelle détaillée, et dans le cas de l'IP du processeur, au-delà de la conception finale du SoC et de la fin développement d'applications.

Les développeurs de SoC sélectionnent l'IP du processeur en fonction de nombreux facteurs. Cependant, l'un des principaux livrables qui prend en charge la facilité d'utilisation est un ISS de haute qualité pour prendre en charge le développement de logiciels.

Depuis 2010, les livrables IP de base de MIPS incluent l'ISS basé sur Imperas et, par conséquent, la technologie Imperas a aidé à prendre en charge de nombreux projets dans des applications telles que les communications sans fil hautes performances, les réseaux, les applications automobiles et d'IA, avec des clients majeurs tels que MediaTek et Intel. Mobileye.

« Alors que les équipes de conception et de vérification de MIPS passent à RISC-V, nous voyons de nombreux avantages à adopter la spécification ISA ouverte », a déclaré Don Smith, directeur de l'ingénierie chez MIPS, Inc. « En tant qu'entreprise IP, nous avons un concentrez-vous sur la qualité et la vérification de nos livrables IP de processeur. Imperas sont les leaders de la simulation et de la vérification RISC-V et, avec plus d'une décennie de collaboration, ils sont le partenaire DV évident pour MIPS et ses nouvelles offres RISC-V.

« RISC-V est à l'avant-garde d'une renaissance de la conception matérielle dans les processeurs optimisés », a déclaré Itai Yarom, vice-président des ventes et du marketing chez MIPS, Inc. « Mais, un ISA n'offre que l'enveloppe des possibilités. L'art et la science de l'optimisation des processeurs nécessitent une exploration et une vérification complètes des fonctionnalités, qui sont prises en charge par la technologie de simulation et de vérification de modèle de référence d'Imperas.

« La technologie de simulation Imperas possède deux attributs uniques : elle modélise les processeurs avec la précision, le contrôle et la visibilité requis pour la DV fonctionnelle et, deuxièmement, elle peut être intégrée dans tous les principaux environnements de vérification EDA. » a déclaré Simon Davidmann, PDG d'Imperas Software. « L'intégration de nos modèles de référence RISC-V dans un banc de test SystemVerilog UVM prend en charge les dernières techniques pour les événements asynchrones avec« étape et comparaison » et fournit un environnement unique pour résoudre efficacement les problèmes."