MIPS selecteert Imperas Reference Models voor RISC-V processorverificatie

Imperas Software, een leider in RISC-V-simulatieoplossingen, heeft samen met MIPS de voortzetting en uitbreiding aangekondigd van zijn al lang bestaande relatie met simulatie- en verificatieondersteuning voor RISC-V.

Sinds 2010 zijn MIP's de processor technologie bedrijf dat zich richt op de commercialisering van op RISC gebaseerde processorarchitecturen en IP-cores, werkt samen met Imperas voor eigen simulatietechnologie en referentiemodellen voor zowel interne engineering als ISS-oplossingen van klanten. Terwijl het ontwerp- en verificatieteam overstapt op de RISC-V open ISA (Instruction Set Architecture), vormen de Imperas-referentiemodellen voor RISC-V de referentie voor de functionele verificatietaken van de processor.

De nieuwste 'stap-en-vergelijk'-methodologie voor verificatie van RISC-V kan worden gebruikt om een ​​RTL-processorimplementatie te verifiëren aan de hand van het gouden referentiemodel van Imperas, ingekapseld in een SystemVerilog-omgeving. Dit omvat asynchrone gebeurtenissen en biedt een naadloze, tijdbesparende overgang naar debug-analyse wanneer er een probleem wordt gevonden.

Omdat de belangrijkste rol van een centrale processor het uitvoeren van software is, speelt software een belangrijke rol in de volledige ontwerpcyclus, van het initiële projectconcept tot de gedetailleerde functionele verificatie, en in het geval van processor-IP verder dan het uiteindelijke SoC-ontwerp en het uiteindelijke ontwerp. applicatie ontwikkeling.

SoC-ontwikkelaars selecteren het IP-adres van de processor op basis van vele factoren, maar een van de belangrijkste producten die het gebruiksgemak ondersteunen is een hoogwaardig ISS ter ondersteuning van de softwareontwikkeling.

Sinds 2010 omvatten de kernproducten van MIPS het op Imperas gebaseerde ISS, en als gevolg daarvan heeft Imperas-technologie geholpen bij de ondersteuning van vele projecten in toepassingen zoals hoogwaardige draadloze communicatie, netwerken, auto- en AI-toepassingen, met grote klanten waaronder MediaTek en Intel Mobiel.

“Nu de MIPS-ontwerp- en verificatieteams overstappen naar RISC-V, zien we veel voordelen in het adopteren van de open ISA-specificatie”, zegt Don Smith, Director of Engineering bij MIPS, Inc. “Als IP-bedrijf hebben we een aanzienlijk focus op de kwaliteit en verificatie van de IP-resultaten van onze processor. Imperas zijn de leiders op het gebied van RISC-V-simulatie en -verificatie en, met meer dan tien jaar samenwerking, zijn zij de voor de hand liggende DV-partner voor MIPS en zijn nieuwe RISC-V-aanbod.”

“RISC-V loopt voorop in een renaissance van hardwareontwerp op het gebied van geoptimaliseerde processors”, zegt Itai Yarom, VP Sales en Marketing bij MIPS, Inc. “Maar een ISA biedt slechts een beperkt aantal mogelijkheden. De kunst en wetenschap van processoroptimalisatie vereist volledige verkenning en verificatie van functies, die worden ondersteund door de referentiemodellensimulatie- en verificatietechnologie van Imperas.”

“De Imperas-simulatietechnologie heeft twee unieke kenmerken: het modelleert processors met de nauwkeurigheid, controle en zichtbaarheid die nodig zijn voor functionele DV en ten tweede kan het worden geïntegreerd in alle belangrijke EDA-verificatieomgevingen.” zegt Simon Davidmann, CEO van Imperas Software. “Het integreren van onze RISC-V-referentiemodellen in een SystemVerilog UVM-testbench ondersteunt de nieuwste technieken voor asynchrone gebeurtenissen met ‘step-and-compare’ en biedt één enkele omgeving om problemen efficiënt op te lossen.”