MIPS выбирает эталонные модели Imperas для проверки процессора RISC-V

Imperas Software, лидер в области решений для моделирования RISC-V, вместе с MIPS объявила о продолжении и расширении своих давних отношений с поддержкой моделирования и верификации для RISC-V.

С 2010 года МИП процессор technology Компания, специализирующаяся на коммерциализации процессорных архитектур и IP-ядер на базе RISC, заключила партнерство с Imperas в области запатентованных технологий моделирования и эталонных моделей как для внутреннего проектирования, так и для клиентских решений ISS. По мере того как группа проектирования и проверки переходит на открытую ISA (архитектуру набора команд) RISC-V, эталонные модели Imperas для RISC-V формируют эталон для задач функциональной проверки процессора.

Новейшая методология проверки RISC-V «шаг-и-сравнение» может использоваться для проверки реализации процессора RTL на соответствие золотой эталонной модели Imperas, инкапсулированной в среде SystemVerilog. Это касается асинхронных событий и предлагает плавный, экономящий время переход к анализу отладки при обнаружении проблемы.

Поскольку основная роль центрального процессора заключается в выполнении программного обеспечения, программное обеспечение играет важную роль в полном цикле проектирования от первоначальной концепции проекта до детальной функциональной проверки, а в случае IP процессора - до окончательного проектирования SoC и завершения. разработка приложения.

Разработчики SoC выбирают IP процессора на основе многих факторов, однако одним из ключевых результатов, обеспечивающих простоту использования, является высококачественная ISS для поддержки разработки программного обеспечения.

С 2010 года основные IP-решения MIPS включали ISS на базе Imperas, и, как следствие, технология Imperas помогла поддержать многие проекты в таких приложениях, как высокопроизводительная беспроводная связь, сетевые, автомобильные и AI-приложения, с основными клиентами, включая MediaTek и Intel. Mobileye.

«По мере того как группы проектирования и проверки MIPS переходят на RISC-V, мы видим много преимуществ от принятия открытой спецификации ISA, - сказал Дон Смит, технический директор MIPS, Inc. сосредоточиться на качестве и проверке результатов IP-обработки наших процессоров. Imperas являются лидерами в области моделирования и проверки RISC-V, и, благодаря более чем десятилетнему сотрудничеству, они являются очевидным партнером DV для MIPS и ее новых предложений RISC-V ».

«RISC-V находится в авангарде возрождения аппаратного проектирования оптимизированных процессоров», - сказал Итаи Яром, вице-президент по продажам и маркетингу MIPS, Inc. «Но ISA предоставляет только набор возможностей. Искусство и наука оптимизации процессоров требуют полного изучения и проверки функций, которые поддерживаются технологией моделирования и проверки эталонной модели от Imperas ».

«Технология моделирования Imperas имеет два уникальных атрибута: она моделирует процессоры с точностью, контролем и видимостью, требуемыми для функционального DV, и, во-вторых, ее можно интегрировать во все основные среды проверки EDA». сказал Саймон Давидманн, генеральный директор Imperas Software. «Интеграция наших эталонных моделей RISC-V в средство тестирования SystemVerilog UVM поддерживает новейшие методы асинхронных событий с« пошаговым и сравнением »и обеспечивает единую среду для эффективного решения проблем».