Andes certifie les modèles de référence Imperas RISC-V pour l'extension SIMD/DSP

Imperas Software a annoncé qu'Andes Technologie, fournisseur de cœurs de processeur RISC-V 32/64 bits et membre de l'association internationale RISC-V, a certifié les modèles de référence Imperas pour la gamme complète de cœurs IP Andes avec la nouvelle extension RISC-V P.

En conséquence, les développeurs pourront désormais utiliser les modèles de référence Imperas pour évaluer les options de configuration de conception multicœur pour l'exploration de l'architecture SoC.

Le standard ouvert RISC-V ISA (Instruction Set Architecture) a une structure modulaire basée sur plusieurs extensions indépendantes qui offrent des fonctionnalités dédiées et améliorées pour optimiser un processeur pour l'application cible. L'extension SIMD/DSP, désignée par « P » dans la description de la spécification, prend en charge des applications de traitement de données efficaces et des exigences en temps réel.

Le groupe de travail RISC-V International P Extension est dans les dernières étapes de la soumission de la spécification au processus de ratification officiel, qui devrait être achevé au cours du deuxième semestre 2.

La technologie de simulation Imperas permet des plates-formes virtuelles rapides et précises qui sont essentielles à la conception de SoC modernes et au développement de logiciels embarqués. Travaillant avec des clients chefs de file, les modèles Imperas des cœurs des Andes ont déjà été utilisés pour des projets commerciaux, qui sont désormais implémentés dans le silicium.

L'optimisation d'une conception multicœur est difficile avec plusieurs unités de traitement indépendantes interagissant les unes avec les autres, ainsi que des périphériques partagés ainsi que des tâches de traitement en temps réel prenant en charge un mélange de micrologiciels et de logiciels d'application OS/RTOS exécutant.

L'exploration de l'architecture SoC permet une évaluation complète du logiciel en cours d'exécution avant la décision finale et la configuration des options matérielles. Ces prototypes virtuels prennent en charge le développement logiciel précoce, souvent plusieurs mois avant que les prototypes en silicium ne soient disponibles. Pour les tests logiciels finaux, une plate-forme virtuelle permet de vérifier le code binaire réel avec un accès et une visibilité non disponibles dans le matériel réel ou sans compromettre le logiciel testé avec un code de test supplémentaire.

« RISC-V est plus qu'une spécification ISA, c'est un cadre de flexibilité ; la vraie valeur réside dans les extensions et les options disponibles pour les implémentations de cœur de processeur », a déclaré le Dr Charlie Su, président et directeur technique d'Andes Technology. « L'extension RISC-V P au sein des cœurs des Andes répond aux exigences clés en temps réel des calculs SIMD/DSP pour les nouveaux marchés de l'audio/de la parole, de l'IoT, de tinyML et des appareils périphériques. Avec les modèles de référence Imperas certifiés Andes, les développeurs de SoC peuvent explorer les solutions spécifiques au domaine de la prochaine génération. »