Andes รับรอง Imperas RISC-V Reference Models สำหรับ SIMD/DSP extension

Imperas Software ได้ประกาศว่า Andes เทคโนโลยีซึ่งเป็นซัพพลายเออร์คอร์ CPU RISC-V 32/64 บิต และเป็นสมาชิกของ RISC-V International Association ได้รับรองโมเดลอ้างอิง Imperas สำหรับคอร์ Andes IP ที่หลากหลายด้วยส่วนขยาย RISC-V P ใหม่

ด้วยเหตุนี้ นักพัฒนาจึงสามารถใช้แบบจำลองอ้างอิงของ Imperas เพื่อประเมินตัวเลือกการกำหนดค่าการออกแบบแบบมัลติคอร์สำหรับการสำรวจสถาปัตยกรรม SoC ได้

RISC-V ISA มาตรฐานแบบเปิด (Instruction Set Architecture) มีโครงสร้างแบบแยกส่วนตามส่วนขยายอิสระหลายตัวที่มีฟังก์ชันการทำงานเฉพาะและปรับปรุงเพื่อเพิ่มประสิทธิภาพโปรเซสเซอร์สำหรับแอปพลิเคชันเป้าหมาย ส่วนขยาย SIMD/DSP ซึ่งกำหนดเป็น 'P' ในคำอธิบายข้อมูลจำเพาะ รองรับแอปพลิเคชันการประมวลผลข้อมูลที่มีประสิทธิภาพและข้อกำหนดแบบเรียลไทม์

RISC-V International P Extension Task Group อยู่ในขั้นตอนสุดท้ายของการส่งข้อกำหนดไปยังกระบวนการให้สัตยาบันอย่างเป็นทางการ ซึ่งคาดว่าจะแล้วเสร็จภายในครึ่งหลังของปี 2

เทคโนโลยีการจำลอง Imperas ช่วยให้แพลตฟอร์มเสมือนจริงรวดเร็วและแม่นยำ ซึ่งจำเป็นต่อการออกแบบ SoC ที่ทันสมัยและการพัฒนาซอฟต์แวร์แบบฝังตัว จากการทำงานร่วมกับลูกค้าหลัก โมเดล Imperas ของแกน Andes ได้ถูกนำไปใช้สำหรับโครงการเชิงพาณิชย์แล้ว ซึ่งขณะนี้ได้นำไปใช้ในซิลิคอนแล้ว

การปรับการออกแบบแบบมัลติคอร์ให้เหมาะสมนั้นเป็นสิ่งที่ท้าทายด้วยหน่วยประมวลผลอิสระหลายตัวที่โต้ตอบกัน บวกกับอุปกรณ์ต่อพ่วงที่ใช้ร่วมกันพร้อมกับงานการประมวลผลแบบเรียลไทม์ที่สนับสนุนการผสมผสานระหว่าง OS/RTOS ที่ใช้เฟิร์มแวร์และซอฟต์แวร์แอปพลิเคชัน

การสำรวจสถาปัตยกรรม SoC ช่วยให้สามารถประเมินซอฟต์แวร์ที่ทำงานอยู่ก่อนการตัดสินใจขั้นสุดท้ายและการกำหนดค่าตัวเลือกฮาร์ดแวร์ ต้นแบบเสมือนเหล่านี้สนับสนุนการพัฒนาซอฟต์แวร์ในระยะเริ่มต้น ซึ่งมักจะเป็นเวลาหลายเดือนก่อนที่ต้นแบบซิลิคอนจะพร้อมใช้งาน สำหรับการทดสอบซอฟต์แวร์ขั้นสุดท้าย แพลตฟอร์มเสมือนอนุญาตให้ตรวจสอบรหัสไบนารีจริงด้วยการเข้าถึงและการมองเห็นที่ไม่มีในฮาร์ดแวร์จริงหรือโดยไม่กระทบต่อซอฟต์แวร์ภายใต้การทดสอบด้วยรหัสทดสอบเพิ่มเติม

“RISC-V เป็นมากกว่าข้อกำหนดของ ISA แต่เป็นกรอบการทำงานที่ยืดหยุ่น คุณค่าที่แท้จริงอยู่ในส่วนขยายและตัวเลือกที่มีให้สำหรับการใช้งานหลักของโปรเซสเซอร์” ดร.ชาร์ลี ซู ประธานและซีทีโอของ Andes Technology กล่าว. “ส่วนขยาย RISC-V P ภายในแกน Andes ตอบสนองความต้องการแบบเรียลไทม์ที่สำคัญในการคำนวณ SIMD/DSP สำหรับตลาดใหม่ในอุปกรณ์เสียง/คำพูด IoT TinyML และอุปกรณ์ขอบ ร่วมกับแบบจำลองอ้างอิง Imperas ที่ได้รับการรับรอง Andes นักพัฒนา SoC สามารถสำรวจโซลูชันเฉพาะโดเมนรุ่นต่อไปได้