Andes certificeert Imperas RISC-V Reference Models voor SIMD/DSP-extensie
Imperas Software heeft aangekondigd dat Andes Technologie, een leverancier van 32/64-bit RISC-V CPU-cores en lid van de RISC-V International Association, heeft de Imperas-referentiemodellen voor het complete assortiment Andes IP-cores gecertificeerd met de nieuwe RISC-V P-extensie.
Als gevolg hiervan zullen ontwikkelaars nu de Imperas-referentiemodellen kunnen gebruiken om multicore-ontwerpconfiguratieopties voor SoC-architectuurverkenning te evalueren.
De open standaard RISC-V ISA (Instruction Set Architecture) heeft een modulaire structuur gebaseerd op meerdere onafhankelijke uitbreidingen die speciale en verbeterde functionaliteit bieden om een processor voor de doeltoepassing te optimaliseren. De SIMD/DSP-extensie, aangeduid als 'P' in de specificatiebeschrijving, ondersteunt efficiënte gegevensverwerkingstoepassingen en realtime vereisten.
De RISC-V International P Extension Task Group bevindt zich in de laatste fase van het indienen van de specificatie voor het officiële ratificatieproces, dat naar verwachting in de tweede helft van 2 zal worden afgerond.
De Imperas-simulatietechnologie maakt snelle en nauwkeurige virtuele platforms mogelijk die essentieel zijn voor modern SoC-ontwerp en embedded software-ontwikkeling. In samenwerking met leidende klanten zijn de Imperas-modellen van de Andes-kernen al gebruikt voor commerciële projecten, die nu in silicium worden geïmplementeerd.
Het optimaliseren van een multicore-ontwerp is een uitdaging omdat meerdere onafhankelijke verwerkingseenheden met elkaar communiceren, plus gedeelde randapparatuur, samen met realtime verwerkingstaken die een mix van OS/RTOS-draaiende firmware en applicatiesoftware ondersteunen.
SoC-architectuurverkenning maakt een volledige evaluatie van de draaiende software mogelijk voordat de definitieve beslissing en configuratie van de hardwareopties wordt genomen. Deze virtuele prototypes ondersteunen de vroege softwareontwikkeling, vaak vele maanden voordat siliciumprototypes beschikbaar zijn. Voor de uiteindelijke softwaretests maakt een virtueel platform het mogelijk de daadwerkelijke binaire code te verifiëren met toegang en zichtbaarheid die niet beschikbaar is in echte hardware of zonder de te testen software in gevaar te brengen met aanvullende testcode.
“RISC-V is meer dan een ISA-specificatie, het is een raamwerk van flexibiliteit; de echte waarde zit in de uitbreidingen en opties die beschikbaar zijn voor processorkernimplementaties”, aldus Dr. Charlie Su, president en CTO bij Andes Technology. “De RISC-V P-extensie binnen de Andes-kernen voldoet aan de belangrijkste real-time vereisten in SIMD/DSP-berekeningen voor nieuwe markten in audio/spraak, IoT, tinyML en edge-apparaten. Samen met de Andes-gecertificeerde Imperas-referentiemodellen kunnen SoC-ontwikkelaars de volgende generatie domeinspecifieke oplossingen verkennen.”