Andes mensertifikasi Model Referensi RISC-V Imperas untuk ekstensi SIMD/DSP

Imperas Software telah mengumumkan bahwa Andes Teknologi, pemasok inti CPU RISC-V 32/64-bit dan anggota Asosiasi Internasional RISC-V, telah mensertifikasi model referensi Imperas untuk rangkaian lengkap inti IP Andes dengan ekstensi RISC-VP P yang baru.

Akibatnya, pengembang sekarang dapat menggunakan model referensi Imperas untuk mengevaluasi opsi konfigurasi desain multicore untuk eksplorasi arsitektur SoC.

Standar terbuka RISC-V ISA (Instruction Set Architecture) memiliki struktur modular berdasarkan beberapa ekstensi independen yang menawarkan fungsionalitas khusus dan ditingkatkan untuk mengoptimalkan prosesor untuk aplikasi target. Ekstensi SIMD/DSP, yang ditetapkan sebagai 'P' dalam deskripsi spesifikasi, mendukung aplikasi pemrosesan data yang efisien dan persyaratan waktu nyata.

Kelompok Tugas Ekstensi P Internasional RISC-V sedang dalam tahap akhir penyerahan spesifikasi ke proses ratifikasi resmi, yang diharapkan akan selesai dalam H2 2021.

Teknologi simulasi Imperas memungkinkan platform virtual yang cepat dan akurat yang penting untuk desain SoC modern dan pengembangan perangkat lunak tertanam. Bekerja dengan pelanggan utama, model Imperas dari inti Andes telah digunakan untuk proyek komersial, yang sekarang diimplementasikan dalam silikon.

Mengoptimalkan desain multicore merupakan tantangan dengan beberapa unit pemrosesan independen yang berinteraksi satu sama lain ditambah periferal bersama bersama dengan tugas pemrosesan waktu nyata yang mendukung campuran OS/RTOS yang menjalankan firmware dan perangkat lunak aplikasi.

Eksplorasi arsitektur SoC memungkinkan evaluasi penuh perangkat lunak yang berjalan sebelum keputusan akhir dan konfigurasi opsi perangkat keras. Prototipe virtual ini mendukung pengembangan perangkat lunak awal, seringkali berbulan-bulan sebelum prototipe silikon tersedia. Untuk pengujian perangkat lunak akhir, platform virtual memungkinkan kode biner yang sebenarnya diverifikasi dengan akses dan visibilitas yang tidak tersedia di perangkat keras nyata atau tanpa mengorbankan perangkat lunak yang diuji dengan kode pengujian tambahan.

“RISC-V lebih dari sekadar spesifikasi ISA, ini adalah kerangka kerja fleksibilitas; nilai sebenarnya ada pada ekstensi dan opsi yang tersedia untuk implementasi inti prosesor,” kata Dr. Charlie Su, Presiden dan CTO di Andes Technology. “Ekstensi RISC-V P dalam inti Andes membahas persyaratan real-time utama dalam komputasi SIMD/DSP untuk pasar baru dalam perangkat audio/speech, IoT, tinyML, dan edge. Bersama dengan model referensi Imperas bersertifikasi Andes, pengembang SoC dapat menjelajahi solusi khusus domain generasi berikutnya.”