Andes memperakui Model Rujukan Imperas RISC-V untuk peluasan SIMD / DSP

Perisian Imperas telah mengumumkan bahawa Andes Teknologi, pembekal teras CPU RISC-V 32/64-bit dan ahli Persatuan Antarabangsa RISC-V, telah memperakui model rujukan Imperas untuk rangkaian lengkap teras IP Andes dengan sambungan RISC-V P baharu.

Akibatnya, pembangun kini akan dapat menggunakan model rujukan Imperas untuk menilai pilihan konfigurasi reka bentuk multicore untuk penerokaan seni bina SoC.

RISC-V ISA standard terbuka (Instruction Set Architecture) mempunyai struktur modular berdasarkan pelbagai sambungan bebas yang menawarkan fungsi khusus dan dipertingkatkan untuk mengoptimumkan pemproses untuk aplikasi sasaran. Sambungan SIMD / DSP, yang ditetapkan sebagai 'P' dalam keterangan spesifikasi, menyokong aplikasi pemprosesan data yang efisien dan keperluan masa nyata.

RISC-V International P Extension Task Group sedang dalam tahap akhir menyerahkan spesifikasi tersebut ke proses ratifikasi resmi, yang diharapkan akan selesai pada H2 2021.

Teknologi simulasi Imperas membolehkan platform maya cepat dan tepat yang penting untuk reka bentuk SoC moden dan pengembangan perisian tertanam. Bekerja dengan pelanggan utama, model Imperas dari teras Andes telah digunakan untuk projek komersial, yang kini diimplementasikan dalam silikon.

Mengoptimumkan reka bentuk multikore adalah mencabar dengan beberapa unit pemprosesan bebas berinteraksi antara satu sama lain serta perkakas bersama bersama dengan tugas pemprosesan masa nyata yang menyokong gabungan perisian firmware dan aplikasi yang menjalankan OS / RTOS.

Penerokaan seni bina SoC membolehkan penilaian penuh perisian dijalankan sebelum keputusan akhir dan konfigurasi pilihan perkakasan. Prototaip maya ini menyokong pengembangan perisian awal, selalunya berbulan-bulan sebelum prototaip silikon tersedia. Untuk ujian perisian akhir, platform maya membolehkan kod binari sebenar disahkan dengan akses dan penglihatan tidak tersedia dalam perkakasan sebenar atau tanpa menjejaskan perisian yang diuji dengan kod ujian tambahan.

"RISC-V lebih dari sekadar spesifikasi ISA, ini adalah kerangka fleksibiliti; nilai sebenarnya ada pada peluasan dan pilihan yang tersedia untuk pelaksanaan teras pemproses, ”kata Dr. Charlie Su, Presiden dan CTO di Andes Technology. "Sambungan RISC-V P di teras Andes menangani keperluan masa nyata utama dalam pengiraan SIMD / DSP untuk pasaran baru dalam peranti audio / ucapan, IoT, tinyML dan edge. Bersama dengan model rujukan Imperas yang diperakui Andes, pembangun SoC dapat meneroka penyelesaian khusus domain generasi akan datang. "