Andes certifica Modelos de Referência Imperas RISC-V para extensão SIMD / DSP

Imperas Software anunciou que Andes Equipar, fornecedora de núcleos de CPU RISC-V de 32/64 bits e membro da Associação Internacional RISC-V, certificou os modelos de referência Imperas para a linha completa de núcleos Andes IP com a nova extensão RISC-V P.

Como consequência, os desenvolvedores agora serão capazes de usar os modelos de referência Imperas para avaliar as opções de configuração de projeto de múltiplos núcleos para exploração da arquitetura SoC.

O padrão aberto RISC-V ISA (Instruction Set Architecture) tem uma estrutura modular baseada em várias extensões independentes que oferecem funcionalidade dedicada e aprimorada para otimizar um processador para o aplicativo de destino. A extensão SIMD / DSP, designada como 'P' na descrição da especificação, oferece suporte a aplicativos de processamento de dados eficientes e requisitos em tempo real.

O RISC-V International P Extension Task Group está nos estágios finais de envio da especificação para o processo de ratificação oficial, que deve ser concluído no segundo semestre de 2.

A tecnologia de simulação Imperas permite plataformas virtuais rápidas e precisas que são essenciais para o design moderno de SoC e desenvolvimento de software embarcado. Atendendo a clientes líderes, os modelos Imperas dos núcleos andinos já foram utilizados em projetos comerciais, agora implementados em silício.

A otimização de um projeto de vários núcleos é um desafio, com várias unidades de processamento independentes interagindo entre si, além de periféricos compartilhados, juntamente com tarefas de processamento em tempo real, suportando uma combinação de SO / RTOS executando firmware e software de aplicativo.

A exploração da arquitetura SoC permite uma avaliação completa do software em execução antes da decisão final e da configuração das opções de hardware. Esses protótipos virtuais oferecem suporte ao desenvolvimento inicial de software, geralmente muitos meses antes de os protótipos de silício estarem disponíveis. Para o teste final de software, uma plataforma virtual permite que o código binário real seja verificado com acesso e visibilidade não disponíveis no hardware real ou sem comprometer o software em teste com código de teste adicional.

“RISC-V é mais do que uma especificação ISA, é uma estrutura de flexibilidade; o valor real está nas extensões e opções disponíveis para implementações de núcleo de processador ”, disse Dr. Charlie Su, presidente e CTO da Andes Technology. “A extensão RISC-V P dentro dos núcleos dos Andes atende aos principais requisitos em tempo real em cálculos SIMD / DSP para novos mercados em áudio / fala, IoT, tinyML e dispositivos de borda. Junto com os modelos de referência Imperas certificados pela Andes, os desenvolvedores de SoC podem explorar as soluções específicas de domínio da próxima geração. ”