Andes сертифицирует эталонные модели Imperas RISC-V для расширения SIMD / DSP

Imperas Software объявила, что Andes Технологии, поставщик 32/64-битных процессорных ядер RISC-V и член Международной ассоциации RISC-V, сертифицировала эталонные модели Imperas для всего спектра IP-ядер Andes с новым расширением RISC-V P.

Как следствие, разработчики теперь смогут использовать эталонные модели Imperas для оценки вариантов конфигурации многоядерного дизайна для исследования архитектуры SoC.

Открытый стандарт RISC-V ISA (архитектура набора команд) имеет модульную структуру, основанную на нескольких независимых расширениях, которые предлагают специализированные и расширенные функции для оптимизации процессора для целевого приложения. Расширение SIMD / DSP, обозначенное в описании спецификации как «P», поддерживает приложения для эффективной обработки данных и требования реального времени.

Целевая группа RISC-V International P Extension находится на завершающей стадии представления спецификации для официального процесса ратификации, который, как ожидается, будет завершен во втором полугодии 2 года.

Технология моделирования Imperas позволяет создавать быстрые и точные виртуальные платформы, которые необходимы для проектирования современных SoC и разработки встроенного программного обеспечения. В сотрудничестве с ведущими заказчиками модели ядер Andes от Imperas уже использовались в коммерческих проектах, которые теперь реализуются на кремнии.

Оптимизация многоядерной архитектуры является сложной задачей, поскольку несколько независимых процессоров взаимодействуют друг с другом, а также совместно используемые периферийные устройства вместе с задачами обработки в реальном времени, поддерживающими сочетание микропрограммного обеспечения OS / RTOS и прикладного ПО.

Исследование архитектуры SoC позволяет провести полную оценку работающего программного обеспечения перед окончательным решением и настройкой аппаратных опций. Эти виртуальные прототипы поддерживают раннюю разработку программного обеспечения, часто за много месяцев до появления прототипов кремния. Для окончательного тестирования программного обеспечения виртуальная платформа позволяет проверить фактический двоичный код с доступом и видимостью, недоступными в реальном оборудовании, или без компрометации тестируемого программного обеспечения с помощью дополнительного тестового кода.

«RISC-V - это больше, чем спецификация ISA, это структура гибкости; реальная ценность заключается в расширениях и опциях, доступных для реализации процессорных ядер », - сказал д-р Чарли Су, президент и технический директор Andes Technology.. «Расширение RISC-V P в ядрах Andes отвечает ключевым требованиям в реальном времени в вычислениях SIMD / DSP для новых рынков аудио / речи, IoT, tinyML и периферийных устройств. Вместе с эталонными моделями Imperas, сертифицированными Andes, разработчики SoC могут исследовать решения следующего поколения для конкретных областей ».