"Nunc, in primis incendiis vigilantia et terrore aedificiorum, adhuc retiacula wired in usu est. Lineae per aedificium dispersae sunt et sumptus initiales altae sunt. Eodem tempore et in ipsa acie magnum aleam incendium est. Ideo magna ratio nova ignium wireless exstitit, quod ad institutionem facilem et promptum est, et pretium eius inferius est, et maius spatium applicationis habet. Microcontroller est unus nuclei componentium ignis vigilantia ratio. General-proposito microprocessores et microcontrollers potentiae humilitatis consumptioni non possunt occurrere et humilis sumptus requisita nodi domini chip in wireless ignis vigilantia ratio.
"
Nunc, in primis incendiis vigilantia et terrore aedificiorum, adhuc retiacula wired in usu est. Lineae per aedificium dispersae sunt et sumptus initiales altae sunt. Eodem tempore et in ipsa acie magnum aleam incendium est. Ideo magna ratio nova ignium wireless exstitit, quod ad institutionem facilem et promptum est, et pretium eius inferius est, et maius spatium applicationis habet. Microcontroller est unus nuclei componentium ignis vigilantia ratio. General-proposito microprocessores et microcontrollers potentiae humilitatis consumptioni non possunt occurrere et humilis sumptus requisita nodi domini chip in wireless ignis vigilantia ratio.
Ut core dominari Technology Ignis wireless vigilantia ratio, constitue programmatum et ferramenta suggestum cum iuris proprietatis intellectualis independentibus, et promovere progressionem incendii wireless patriae meae ratio vigilantia, necesse est ut microprocessorem explicandum pro magna ratio ignis wireless ignitis. Articulus hic physicum consilium microcontroller chippis dedicatum igni detectionis systematis explevit.
1 SW-A chip architectura
SW-A chip est dedicatum digital-analogum moderatoris hybridarum chip pro wireless igne detectionis systematis in ARM Cortex-M0 subnixum. Currus Amba AHB et APB dual-bus architecturam adoptat. Frequentia operativa usque ad 50 MHz pervenire potest et plures gradus sustinet. Frequentia interna divisio, potest etiam currere ad frequentiam infimum modum standi; constructum- in altum sampling rate XII frenum continuos approximatio VIII-alveum ADC, quod potest continue scan a VIII sensoriis (ut caliditas sensoremFumus sensor, lux intensio sensoris, etc.) ) Signum est directe gustatum, conversum et servatum. Praecipua progressio deprehendendi legere potest notitia gustatum respondentem ad scopum sensorem ad expediendum et determinare num ignis inciderunt.
Inaedificata in 18 KBSRAM, quae adhiberi potest ut FULGUR ET RAM mollius ad ignem vigilantiae et repositionis rationum simplicium conveniant. Sustinet ISP operationem et IAP (in applicatione programmandi) operationem, quae non solum commoda est ad augendum et upgradationem ignis principalis vigilantiae progressionis, sed etiam ad optimiizationis programmatum. Interfacius includit vexillum industriae UART interfaciei, SSI communicationis interfaciem (sPI, MicroWire et protocollum SSI), et 3 circulos (6 canales) PWM. Divites interfaces et modulorum functiones hoc dorsum faciunt magnam potentiam in expansione functionis.
2 Physical design of SW-A chip
2.1 Physica design processum adoptatus
Consilium physicum de chip SW-A efficitur ope Synopsis instrumenti EDA IC Compiler, programmate IC Compiler in processu designandi typicam. Ex TSMC (TSMC) 180 nm CMOS processu. Post corporis consilium paratum est (bibliothecam logicam designans, bibliothecam physicam constituens, tabellas TLU-Plus cognatas collocans, ac retelists portae-gradus et mensurae angustias lecticas), consilium corporis inire potes, et consilium perficere. consilio (Designplanning), Placement, Horologium arboris Syn-thesis, Routing, et Chip Perago.
2.2 Design planning
Design congue est maximus gradus in corporeo consilio chip; hoc maxime includit Floorplan et Powerplant.
In communi rerum adiunctis, ante extensionem incipit, designantes saepe multum temporis in floorplan et powerplan habebunt. Qualitas consilii directe determinat vim consumptionis spumae, obstructio cellularum vexillum, clausurae sincere, robur stabilitatis suppeditat, etc. Ergo consilium propositum est gradus cum maxime repetitionibus et consilio manuali in toto processu corporis designandi. .
Floorplan complere debet IO extensionem, PAD collocationem, Macronem (including modulorum analogorum, unitates repositionis, etc.) situm, necnon figuram chip, obstructio (congestio) et occasus areae. Ut chip imperium usoris ordinatum, propositum IO comprehendere debet usoris necessitates et consilium requisita, ac dimensiones verticales et horizontales diversarum functionum PADs quoque diversae sunt. In charta hac, PAD cum dimensionibus majoribus in directione tum verticali tum horizontali posita est in latere septentrionali et meridionali, et PAD cum minore magnitudine unidirectionali posita est in parte orientali et occidentali parte spumae cum magna parte. versus meridiem et septentrionem (vide figura 2(a)). PAD pone circa chip cum maiore magnitudine utrinque (vide figuram 2(b)). Hoc consilium plurimum valet in reducendo aream chip.
Macros ut chip ponatur includunt SRAM, ROM, ADC, ANALOG_TOP. Articulus hic comprehense considerat eorum positionalem necessitudinem cum IO et eas circa spumam collocat, ut spatium blank reservari possit in chip ut cellulas vexillum collocaret. Ut connexionem inter Macronem et PAD et signa signorum connexionem servet, solum blank area circa Macronem singula est. Unitates sacra hac in re aliqua adiunctis collocari non licet. Mandata specialia sunt haec;
Hoc chip designatum cum 40 μm area reservatum inter nucleum cellae vexillum et Macronem et PAD ponendi anulum potentiae (PowerRing) et connexum wiring. Ut cellulae vexillum impediant imbricatae, praecepto utere ut cellulae vexillum solum in canalibus collocari possint altitudine quam 10 µm. Post propositum assulam ad extensionem posito, imperium creat_fp_placement pro prae-layone utere. Hoc chip designatum est et producitur utens TSMC 180 um processu. Requirit opus voltage e 1.8 V ac tolerabilis maximae intentionis fluctuatio ± 10%. Cum ergo in hoc articulo potentiae copiae consilio, potentia requisita dorsi et guttae voltagenae quae per lineam connexionis causata sunt comprehenduntur (IR-Drop) et minor potentia retis area, duo circuli potentia et 14 habenae potentiae (IR-Drop) Lorum) designantur. Post modum retis potentiae dividendo (Analyse Pow-er Network), maximum IR-Drop huius designationis est 29.7 mV. Figura 3(a) est consilium chip, et figura 3(b) est intentione guttae distributionis diagramma chip.
2.3 Layout
Qualis collocatione clavis est ad successum vel defectum corporis consilium chip. Praecipuum opus extensionis est perficere tempus paroeciale locandi et restaurandi signa signa in consilio. Priusquam in tensione publice incipit, iussione check_physical_designationis uti debes ut inspicias num praeparatio layout completa sit. Cavendum est, ut omnia Hard, Macroni, IO, fixa sint; fibulae logicae et fibulae physicae inter se respondent; omnes unitates logicales correspondent illis Unitas physicae; dimensiones omnium rerum in consilio positae sunt. Ut faciliorem interconnexionem et fudisset, antequam vexillum cellas collocare inciperet, specifica area in chip collocari potest ut Locus-ment Clausus (Place-ment Blosage). ICC instrumenta varias restrictiones habent, ut cellulas normas prohibentes in extensione aspero, modo cellulas normas optimizationis extensionis permittens, et modo permittens wiring, etc.; hoc consilio, multae areae restrictionis extensionis faciliores sunt ADC, ANALOG_TOP, etc. Connection cum IO (vide Figure 4(a)).
Postquam propositum est paratum, loco_opto imperio uti potes, cum angustiis additis layout perficiendi. Mandatum crassum locum exequitur, summus fanout rete synthesis, optimizatio physica, et legalisatio. Determinare locum unitatis per tres gradus priores (vide figuram 4(b)), et demum signum unitatis in positione calculata recte per legalizationem pone (cf. Figura 4(c)). Mandata specifica ad propositum physicum huius articuli sunt haec:
Instrumenta ad areas emendandas praeter horologium criticum, cum summo nisu, requiruntur. Optione "-congestion" instrumenti potestate utere ad obstructionem capitis minuendi quam maxime faciliorem wiring subsequentem, et optione "-pow-er" utere ut instrumentum optimization lacus potentiae consummationis, dynamicae potentiae consummatio et humilis potentia. layout.
Peracta extensione, area utendi chip in Tabula ostenditur 1. Gradus congestio contrahitur inter 0.625 et 0.875, et gradus obstructio est moderata. Nec perditio chip regio propter humilitatem usus est nec nimia obstructio. Hinc difficultates in subsequenti consilio et etiam redesign.
2.4 Pro arbore synthesis
Una praecipuorum munerum Horologii Arboris Synthesis est horologium deviationis intra ambitum acceptabilem regere, ut efficiens et error gratuiti operis chippis curet. Synthesis belli horologii huius instrumenti est hoc modo: logica synthesis horologii (horologii-cts), corporis synthesis horologii (horologii-psyn) et wiring horologii (horologii-route). Logica synthesis stadium horologii tantum duo opera perficit: computando moras in unaquaque horologii via, situs et magnitudo quiddam (buffer, inverter) quae inserenda (in optione mandatorum -only_cts gubernantur) obtinentur. ; Ob functionem retis horologii Consummationis rationum pro amplissima proportione totalis potentiae consummationis, ideo potentia consummatio optimiizationis (-power) in synthesi horologii arboris faciendae debet et nulla wiring in hoc statu peragitur. Mandata specialia sunt haec;
In synthesi physica horologii in stadio ligni, quiddam insertum collocatur in accurata positione, RC extractio fit, et maxima immissio morae, intermissio minima mora, maxima deviatio horologii, et maximus conversionis tempus retis horologii coercetur. referendo lima coercitionem mora (SDC). Inviolabiliter et reparate in consilio. Ad faciliorem redigendi vim reticuli non horologii, optio -ar-ea_recovery hoc tempore addi debet ad nexum aream reducendam. Potestas consummatio adhuc optimized in hac scaena. Cum perficiens horologii arborem excitaverit, hic articulus utitur exemplo Arnoldi ad accurate calculandi moras horologii et 15 cyclos iterativas methodi ad excitandas horologii. Mensa 2 leo situs consilii ante horologii synthesim est. Patet exsistere multiplices vias criticas et multae constitutionis temporis violationes; postquam synthesis horologii confecta est, horologii perscriptio conficitur, nullaque horologii violatione inventa est, significans synthesim horologii absolvi.
2.5 Wiring ac chip complementum
Articulus hic separat wiring et optimizationem. Primum, complere fusuram globalem, fusuram detail, et quaerere & reparare in scaena initiali wiring, tum topologia algorithmorum ad optimize wiring adhibendum, et simul In praesenti potentiae ultrices consummatio optimized est. Ut antennae effectus ne fieret, antennae effectus reparationis consilium in chip in scaena peractae exercetur. Hoc tempore, adhuc in chip blank areae sunt, et filer impleri debet ad DRC requisita. Figura 5 est corporis intentio layout de chip. Tabula 3 areae et potentiae consumptio chip est. Videri potest totam aream 2 794 371.012 703 μm2 esse, et tota potentia consummatio est 11.635 4 mW. Simulatio probat assulam in frequentia horologii 50 MHz operari normale opus, consilio requisita dignum, hoc consilium verum et efficax esse probamus.
Conclusio 3
Ex TSMC 180 nm processu, haec charta perfecit consilium physicum microprocessoris chippis adhibitae in wireless ignis vigilantia systematis. Post varias rationes ad perficiendum assulam extensionis consilio, extensione, horologii arboris synthesin, et gradus designationis wiring, eventus consecutus est layout, area, potentia consummatio et aliae relationes spumae. Post physicam designationem, consilium indicibus chip in consilio requisitis occurrit, quod rectitudinem physicae designationis spumae ostendit.
Nunc, in primis incendiis vigilantia et terrore aedificiorum, adhuc retiacula wired in usu est. Lineae per aedificium dispersae sunt et sumptus initiales altae sunt. Eodem tempore et in ipsa acie magnum aleam incendium est. Ideo magna ratio nova ignium wireless exstitit, quod ad institutionem facilem et promptum est, et pretium eius inferius est, et maius spatium applicationis habet. Microcontroller est unus nuclei componentium ignis vigilantia ratio. General-proposito microprocessores et microcontrollers potentiae humilitatis consumptioni non possunt occurrere et humilis sumptus requisita nodi domini chip in wireless ignis vigilantia ratio.
Ut nuclei technologiae machinarum ignium wireless vigilantiae ratio prehendat, programmatum et ferramentum suggestum cum iurium intellectualium iuris proprietatibus constituat, ac progressionem incendii patriae wireless vigilantiae rationis promoveat, necesse est ut microprocessorem ignis magna vigilantia ignis enucleet. ratio. Articulus hic physicum consilium microcontroller chippis dedicatum igni detectionis systematis explevit.
1 SW-A chip architectura
SW-A chip est dedicatum digital-analogum moderatoris hybridarum chip pro wireless igne detectionis systematis in ARM Cortex-M0 subnixum. Currus Amba AHB et APB dual-bus architecturam adoptat. Frequentia operativa usque ad 50 MHz pervenire potest et plures gradus sustinet. Frequentia interna divisio, potest etiam currere ad frequentiam infimum modum standi; constructum-in alto sampling rate 12-bit continuo approximatio 8-alvei ADC, quae sequentiter evehi potest ex sensoriis 8 (qualis sensoris temperatus, fumi sensoris, lucis intensio sensoris, etc.) ) Signum est directe gustatum, conversum, et. servavit. Praecipua progressio deprehendendi legere potest notitia gustatum respondentem ad scopum sensorem ad expediendum et determinare num ignis inciderunt.
Inaedificata in 18 KBSRAM, quae adhiberi potest ut FULGUR ET RAM mollius ad ignem vigilantiae et repositionis rationum simplicium conveniant. Sustinet ISP operationem et IAP (in applicatione programmandi) operationem, quae non solum commoda est ad augendum et upgradationem ignis principalis vigilantiae progressionis, sed etiam ad optimiizationis programmatum. Interfacius includit vexillum industriae UART interfaciei, SSI communicationis interfaciem (sPI, MicroWire et protocollum SSI), et 3 circulos (6 canales) PWM. Divites interfaces et modulorum functiones hoc dorsum faciunt magnam potentiam in expansione functionis.
2 Physical design of SW-A chip
2.1 Physica design processum adoptatus
Consilium physicum de chip SW-A exercetur ope instrumenti Synopsis EDA IC Compiler, utens processu designationis IC Compilatoris typicam. Ex TSMC (TSMC) 180 nm CMOS processu. Post corporis consilium paratum est (bibliothecam logicam designans, bibliothecam physicam constituens, tabellas TLU-Plus cognatas collocans, ac retelists portae-gradus et mensurae angustias lecticas), consilium corporis inire potes, et consilium perficere. consilio (Designplanning), Placement, Horologium arboris Syn-thesis, Routing, et Chip Perago.
2.2 Design planning
Design congue est maximus gradus in corporeo consilio chip; hoc maxime includit Floorplan et Powerplant.
In communi rerum adiunctis, ante extensionem incipit, designantes saepe multum temporis in floorplan et powerplan habebunt. Qualitas consilii directe determinat vim consumptionis spumae, obstructio cellularum vexillum, clausurae sincere, robur stabilitatis suppeditat, etc. Ergo consilium propositum est gradus cum maxime repetitionibus et consilio manuali in toto processu corporis designandi. .
Floorplan complere debet IO extensionem, PAD collocationem, Macronem (including modulorum analogorum, unitates repositionis, etc.) situm, necnon figuram chip, obstructio (congestio) et occasus areae. Ut chip imperium usoris ordinatum, propositum IO comprehendere debet usoris necessitates et consilium requisita, ac dimensiones verticales et horizontales diversarum functionum PADs quoque diversae sunt. In charta hac, PAD cum dimensionibus majoribus in directione tum verticali tum horizontali posita est in latere septentrionali et meridionali, et PAD cum minore magnitudine unidirectionali posita est in parte orientali et occidentali parte spumae cum magna parte. versus meridiem et septentrionem (vide figura 2(a)). PAD pone circa chip cum maiore magnitudine utrinque (vide figuram 2(b)). Hoc consilium plurimum valet in reducendo aream chip.
Macros ut chip ponatur includunt SRAM, ROM, ADC, ANALOG_TOP. Articulus hic comprehense considerat eorum positionalem necessitudinem cum IO et eas circa spumam collocat, ut spatium blank reservari possit in chip ut cellulas vexillum collocaret. Ut connexionem inter Macronem et PAD et signa signorum connexionem servet, solum blank area circa Macronem singula est. Unitates sacra hac in re aliqua adiunctis collocari non licet. Mandata specialia sunt haec;
Hoc chip designatum cum 40 μm area reservatum inter nucleum cellae vexillum et Macronem et PAD ponendi anulum potentiae (PowerRing) et connexum wiring. Ut cellulae vexillum impediant imbricatae, praecepto utere ut cellulae vexillum solum in canalibus collocari possint altitudine quam 10 µm. Post propositum assulam ad extensionem posito, imperium creat_fp_placement pro prae-layone utere. Hoc chip designatum est et producitur utens TSMC 180 um processu. Requirit intentionem laborantem 1.8 V et tolerabilem maximam intentionis fluctuationem ±10%. Cum ergo in hoc articulo potentiae copiae consilio, potentia requisita dorsi et guttae voltagenae quae per lineam connexionis causata sunt comprehenduntur (IR-Drop) et minor potentia retis area, duo circuli potentia et 14 habenae potentiae (IR-Drop) Lorum) designantur. Post modum retis potentiae dividendo (Analyse Pow-er Network), maximum IR-Drop huius consilii est 29.7 mV. Figura 3(a) est consilium capitis chip, et figura 3(b) est intentione stilla distributio schematis chip.
2.3 Layout
Qualis collocatione clavis est ad successum vel defectum corporis consilium chip. Praecipuum opus extensionis est perficere tempus paroeciale locandi et restaurandi signa signa in consilio. Priusquam in tensione publice incipit, iussione check_physical_designationis uti debes ut inspicias num praeparatio layout completa sit. Cavendum est, ut omnia Hard, Macroni, IO, fixa sint; fibulae logicae et fibulae physicae inter se respondent; omnes unitates logicales correspondent illis Unitas physicae; dimensiones omnium rerum in consilio positae sunt. Ut faciliorem interconnexionem et fudisset, antequam vexillum cellas collocare inciperet, specifica area in chip collocari potest ut Locus-ment Clausus (Place-ment Blosage). ICC instrumenta varias restrictiones habent, ut cellulas normas prohibentes in extensione aspero, modo cellulas normas optimizationis extensionis permittens, et modo permittens wiring, etc.; hoc consilio, multae areae restrictionis extensionis faciliores sunt ADC, ANALOG_TOP, etc. Connection cum IO (vide Figure 4(a)).
Postquam propositum est paratum, loco_opto imperio uti potes, cum angustiis additis layout perficiendi. Mandatum crassum locum exequitur, summus fanout rete synthesis, optimizatio physica, et legalisatio. Determinare locum unitatis per tres gradus priores (vide figuram 4(b)), et demum signum unitatis in positione calculata recte per legalizationem pone (cf. Figura 4(c)). Mandata specifica ad propositum physicum huius articuli sunt haec:
Instrumenta ad areas emendandas praeter horologium criticum, cum summo nisu, requiruntur. Optione "-congestion" instrumenti potestate utere ad obstructionem capitis minuendi quam maxime faciliorem wiring subsequentem, et optione "-pow-er" utere ut instrumentum optimization lacus potentiae consummationis, dynamicae potentiae consummatio et humilis potentia. layout.
Peracta extensione, area utendi chip in Tabula ostenditur 1. Gradus congestio contrahitur inter 0.625 et 0.875, et gradus obstructio est moderata. Nec perditio chip regio propter humilitatem usus est nec nimia obstructio. Hinc difficultates in subsequenti consilio et etiam redesign.
2.4 Pro arbore synthesis
Una praecipuorum munerum Horologii Arboris Synthesis est horologium deviationis intra ambitum acceptabilem regere, ut efficiens et error gratuiti operis chippis curet. Synthesis belli horologii huius instrumenti est hoc modo: logica synthesis horologii (horologii-cts), corporis synthesis horologii (horologii-psyn) et wiring horologii (horologii-route). Logica synthesis stadium horologii tantum duo opera perficit: computando moras in unaquaque horologii via, situs et magnitudo quiddam (buffer, inverter) quae inserenda (in optione mandatorum -only_cts gubernantur) obtinentur. ; Ob functionem retis horologii Consummationis rationum pro amplissima proportione totalis potentiae consummationis, ideo potentia consummatio optimiizationis (-power) in synthesi horologii arboris faciendae debet et nulla wiring in hoc statu peragitur. Mandata specialia sunt haec;
In synthesi physica horologii in stadio ligni, quiddam insertum collocatur in accurata positione, RC extractio fit, et maxima immissio morae, intermissio minima mora, maxima deviatio horologii, et maximus conversionis tempus retis horologii coercetur. referendo lima coercitionem mora (SDC). Inviolabiliter et reparate in consilio. Ad faciliorem redigendi vim reticuli non horologii, optio -ar-ea_recovery hoc tempore addi debet ad nexum aream reducendam. Vis consummatio adhuc optimized in hac scaena. Cum perficiens horologium arboris fusurae, hic articulus utitur exemplo Arnoldi ad accurate calculandi moras horologii arboris et 15 cyclos iterativas methodi ad excitandas horologii. Mensa 2 leo ante horologii synthesin statum consilii ostendit. Patet exsistere multiplices vias criticas et multae constitutionis temporis violationes; postquam synthesis horologii confecta est, horologium iterum retunditur, nullaque horologii violatione deprehenditur, significans synthesim horologii plenam esse.
2.5 Wiring ac chip complementum
Hic articulus fugationem et ipsum separat. Primum, complere fusuram globalem, fusuram detail, et quaerere & reparare in scaena prima fuso, tum topologia uti algorithms ad optimize fusionem, et simul In praesenti potentiae ultrices consummatio optimized est. Ut antennae effectus ne fieret, antennae effectus reparationis consilium in chip in scaena peractae exercetur. Hoc tempore, adhuc in chip blank areae sunt, et filer impleri debet ad DRC requisita. Figura 5 est corporis propositum assituationem chip, et Tabula 3 est area et potentia sumptio chip. Videri potest totam aream 2 794 371.012 703 μm2 esse, et tota potentia consummatio est 11.635 4 mW. Simulatio probat assulam in frequentia horologii 50 MHz operari normale opus, consilio requisita dignum, hoc consilium verum et efficax esse probamus.
Conclusio 3
Ex TSMC 180 nm processu, haec charta perfecit consilium physicum microprocessoris chippis adhibitae in wireless ignis vigilantia systematis. Post varias rationes ad perficiendum assulam extensionis consilio, extensione, horologii arboris synthesin, et gradus designationis wiring, eventus consecutus est layout, area, potentia consummatio et aliae relationes spumae. Post physicam designationem, consilium indicibus chip in consilio requisitis occurrit, quod rectitudinem physicae designationis spumae ostendit.