"À l'heure actuelle, au début de la surveillance et de l'alarme incendie des bâtiments, le réseau filaire est toujours utilisé. Les lignes sont dispersées dans tout le bâtiment et le coût d'installation initial est élevé. Dans le même temps, la ligne elle-même présente également un grand risque d'incendie. Par conséquent, un nouveau type de système de surveillance des incendies sans fil est né, qui est pratique et rapide à installer, son coût est inférieur et son espace d'application est plus grand. Le microcontrôleur est l'un des composants essentiels du système de surveillance incendie. Les microprocesseurs et microcontrôleurs à usage général ne peuvent pas répondre aux exigences de faible consommation d'énergie et de faible coût de la puce maître de nœud dans le système de surveillance des incendies sans fil.
"
À l'heure actuelle, au début de la surveillance et de l'alarme incendie des bâtiments, le réseau filaire est toujours utilisé. Les lignes sont dispersées dans tout le bâtiment et le coût d'installation initial est élevé. Dans le même temps, la ligne elle-même présente également un grand risque d'incendie. Par conséquent, un nouveau type de système de surveillance des incendies sans fil est né, qui est pratique et rapide à installer, son coût est inférieur et son espace d'application est plus grand. Le microcontrôleur est l'un des composants essentiels du système de surveillance incendie. Les microprocesseurs et microcontrôleurs à usage général ne peuvent pas répondre aux exigences de faible consommation d'énergie et de faible coût de la puce maître de nœud dans le système de surveillance des incendies sans fil.
Afin de maîtriser le noyau sans souci du système de surveillance des incendies sans fil, établir une plate-forme logicielle et matérielle avec des droits de propriété intellectuelle indépendants et promouvoir le développement du système de surveillance des incendies sans fil de mon pays, il est nécessaire de développer un microprocesseur pour le système de surveillance des incendies sans fil. Cet article a complété la conception physique d'une puce de microcontrôleur dédiée au système de détection incendie.
1 architecture de puce SW-A
La puce SW-A est une puce de contrôleur hybride numérique-analogique dédiée pour le système de détection d'incendie sans fil basé sur ARM Cortex-M0. Le bus adopte l'architecture à double bus AMBA AHB et APB. La fréquence de fonctionnement peut atteindre jusqu'à 50 MHz et prend en charge plusieurs niveaux. Division de fréquence interne, il peut également fonctionner à une fréquence très basse en mode veille ; ADC 12 canaux à approximation successive 8 bits à taux d'échantillonnage élevé, qui peut balayer séquentiellement à partir de 8 capteurs (tels que la température capteur, capteur de fumée, capteur d'intensité lumineuse, etc.) ) Le signal est directement échantillonné, converti et enregistré. Le programme de détection principal peut lire les données échantillonnées correspondant au capteur cible pour le traitement et déterminer si un incendie s'est produit.
18 KBSRAM intégrés, qui peuvent être utilisés comme FLASH et RAM de manière flexible pour répondre à la surveillance des incendies et au stockage de procédures de traitement simples. Il prend en charge le fonctionnement ISP (programmation dans le système) et le fonctionnement IAP (programmation dans l'application), ce qui est non seulement pratique pour la mise à jour et la mise à niveau du programme principal de surveillance des incendies, mais également pour l'optimisation du logiciel. L'interface comprend une interface UART standard, une interface de communication SSI (prenant en charge les protocoles SPI, MicroWire et SSI) et 3 groupes (6 canaux) PWM. Les interfaces riches et les modules fonctionnels font de cette puce un grand potentiel d'extension de fonctions.
2 Conception physique de la puce SW-A
2.1 Le processus de conception physique adopté
La conception physique de la puce SW-A est réalisée à l'aide de l'outil EDA de Synopsys IC Compilateur, utilisant le processus de conception typique d'IC Compiler. Basé sur le processus CMOS 180 nm TSMC (TSMC). Une fois la conception physique prête (conception de la bibliothèque logique, définition de la bibliothèque physique, définition des fichiers liés à TLU-Plus et définition de la liste d'interconnexions au niveau de la porte de lecture et des contraintes de délai standard), vous pouvez démarrer la conception physique et terminer la conception la planification (Designplanning), le placement, la synthèse de l'arbre d'horloge, le routage et la finition de la puce.
2.2 Planification de la conception
La planification de la conception est une étape très importante dans la conception physique de la puce ; il comprend principalement Floorplan et Powerplant.
Dans des circonstances normales, avant le début de la mise en page, les concepteurs doivent souvent passer beaucoup de temps sur le plan d'étage et le plan d'alimentation. La qualité du plan de conception détermine directement la consommation d'énergie de la puce, l'encombrement des cellules standard, la fermeture de la synchronisation, la stabilité de l'alimentation, etc. Par conséquent, la planification de la conception est l'étape avec le plus de répétitions et de conception manuelle dans l'ensemble du processus de conception physique. .
Le plan d'étage doit compléter la disposition des E/S, le placement du PAD, le positionnement des macros (y compris les modules analogiques, les unités de stockage, etc.), ainsi que la forme de la puce, la congestion (Congestion) et les paramètres de zone. En tant que puce de contrôle orientée utilisateur, la disposition des E/S doit prendre en compte de manière globale les besoins des utilisateurs et les exigences de conception, et les dimensions verticales et horizontales des différents PAD fonctionnels sont également différentes. Dans cet article, le PAD avec des dimensions plus grandes dans les directions verticale et horizontale est placé sur les côtés nord et sud de la puce, et le PAD avec une taille unidirectionnelle plus petite est placé sur les côtés est et ouest de la puce avec le grand côté face au sud et au nord (voir la figure 2(a)). Placez le PAD autour de la puce avec une plus grande taille dans les deux sens (voir Figure 2(b)). Cette conception est très efficace pour réduire la surface de la puce.
Les macros que la puce doit être positionnée incluent SRAM, ROM, ADC et ANALOG_TOP. Cet article considère de manière exhaustive leur relation de position avec les E/S et les localise autour de la puce, de sorte qu'une zone vierge puisse être réservée dans la puce pour placer des cellules standard. Afin d'assurer l'interconnexion entre la Macro et le PAD et les unités standard, il n'y a qu'une zone vierge autour de chaque Macro. Les unités standard ne peuvent en aucun cas être placées dans cette zone. Les commandes spécifiques sont les suivantes :
Cette puce est conçue avec une zone réservée de 40 m entre la zone centrale de la cellule standard et le Macro et le PAD pour placer l'anneau d'alimentation (PowerRing) et le câblage d'interconnexion. Afin d'éviter que les cellules standard ne se chevauchent, utilisez la commande pour vous assurer que les cellules standard ne peuvent être placées que dans des canaux d'une hauteur supérieure à 10 m. Après avoir défini le plan d'implantation de la puce, utilisez la commande creat_fp_placement pour le pré-implantation. Cette puce est conçue et produite en utilisant le procédé TSMC 180 nm. Cela nécessite un travail Tension de 1.8 V et une fluctuation de tension maximale tolérable de ±10 %. Par conséquent, lors de la planification de l'alimentation dans cet article, les exigences d'alimentation de la puce et la chute de tension causée par la ligne d'interconnexion sont prises en compte de manière exhaustive ( IR-Drop) et une zone de réseau électrique plus petite, deux anneaux d'alimentation et 14 sangles d'alimentation ( sangle) sont conçus. Après analyse du réseau électrique (Analyze Power Network), la chute IR maximale de cette conception est de 29.7 mV. La figure 3(a) est le plan de conception de la puce et la figure 3(b) est le diagramme de distribution de chute de tension de la puce.
Disposition 2.3
La qualité du placement est la clé du succès ou de l'échec de la conception physique de la puce. La tâche principale de la mise en page est de terminer le temps d'installation pour placer et réparer les unités standard dans la conception. Avant que la mise en page ne commence officiellement, vous devez utiliser la commande check_physical_design pour vérifier si la préparation de la mise en page est terminée. Il faut s'assurer que les positions de toutes les Hard Macro et IO sont fixes ; toutes les broches logiques et physiques de la conception correspondent les unes aux autres ; toutes les unités logiques leur correspondent L'unité physique ; les dimensions de toutes les unités de la conception ont été corrigées. Afin de faciliter l'interconnexion et le routage, avant de commencer à placer les cellules standard, une zone spécifique de la puce peut être définie en tant que Blocage de Placement (Blocage de Placement). Les outils ICC ont diverses restrictions, telles que l'interdiction des cellules standard pour une mise en page approximative, l'autorisation uniquement des cellules standard pour l'optimisation de la mise en page et l'autorisation uniquement du câblage, etc. ; dans cette conception, plusieurs zones de restriction de disposition sont définies pour faciliter ADC, ANALOG_TOP, etc. Connexion avec IO (voir la figure 4(a)).
Une fois la mise en page prête, vous pouvez utiliser la commande place_opt pour effectuer la mise en page avec des contraintes supplémentaires. La commande exécute un endroit grossier, une synthèse de réseau à haut débit, une optimisation physique et une légalisation. Déterminez l'emplacement de l'unité par les trois premières étapes (voir la figure 4(b)), et enfin placez l'unité standard dans la position calculée correctement grâce à la légalisation (voir la figure 4(c)). Les commandes spécifiques pour la conception physique de cet article sont les suivantes :
Des outils sont nécessaires pour réparer des zones autres que le chemin d'horloge critique, avec un degré élevé d'effort. Utilisez l'outil de contrôle de l'option « -congestion » pour réduire au maximum l'encombrement de la puce afin de faciliter le câblage ultérieur, et utilisez l'option « -pow-er » pour contrôler l'optimisation de l'outil Consommation d'énergie de fuite, consommation d'énergie dynamique et faible puissance disposition.
Une fois la configuration terminée, l'utilisation de la zone de la puce est indiquée dans le tableau 1. Le degré d'encombrement est concentré entre 0.625 et 0.875, et le degré d'encombrement est modéré. Il n'y a ni gaspillage de surface de puce en raison d'une faible utilisation de la puce ni d'un encombrement excessif. Cela conduit à des difficultés dans la conception ultérieure et même la refonte.
2.4 Synthèse de l'arbre d'horloge
L'une des tâches principales de Clock Tree Synthesis est de contrôler la déviation d'horloge dans une plage acceptable pour garantir le fonctionnement efficace et sans erreur de la puce. La stratégie de synthèse d'arbre d'horloge de cette puce est la suivante : la synthèse logique de l'arbre d'horloge (clock-cts), la synthèse physique de l'arbre d'horloge (clock-psyn) et le câblage de l'arbre d'horloge (clock-route). L'étape de synthèse logique de l'arbre d'horloge ne réalise que deux tâches : en calculant le retard sur chaque chemin d'horloge, on obtient la position et la taille du buffer (tampon, inverseur) à insérer (contrôlé par l'option de commande -only_cts) ; du fait de la fonction du réseau d'horloges La consommation représente une part très importante de la consommation électrique totale, donc l'optimisation de la consommation électrique (-power) doit être réalisée lors de la synthèse de l'arbre d'horloge et aucun câblage n'est réalisé à ce stade. Les commandes spécifiques sont les suivantes :
Dans l'étape de synthèse physique de l'arbre d'horloge, le tampon inséré est placé dans une position précise, l'extraction RC est effectuée et le délai d'insertion maximal, le délai d'insertion minimal, la déviation d'horloge maximale et le temps de conversion maximal du réseau d'horloges sont vérifiés par se référant au fichier de contraintes de délai (SDC). Et réparez la violation de retenue dans la conception. Afin de faciliter le câblage du réseau non horloge, l'option -ar-ea_recovery doit être ajoutée à ce moment pour réduire la zone de connexion. La consommation électrique est encore optimisée à ce stade. Lors de l'achèvement du routage de l'arbre d'horloge, cet article utilise le modèle arnoldi pour calculer avec précision le retard de l'arbre d'horloge et une méthode itérative de 15 cycles pour le routage d'horloge. Le tableau 2 est la situation temporelle de la conception avant la synthèse d'horloge. Il est évident qu'il existe plusieurs chemins critiques et qu'il existe de nombreuses violations de temps d'établissement ; une fois que la synthèse d'arbre d'horloge est terminée, le contrôle d'horloge est effectué et aucune violation d'horloge n'est trouvée, indiquant que la synthèse d'arbre d'horloge est terminée.
2.5 Câblage et achèvement de la puce
Cet article sépare le câblage et son optimisation. Tout d'abord, effectuez le routage global, le routage détaillé et la recherche et la réparation lors de l'étape de câblage initiale, puis utilisez des algorithmes de topologie pour optimiser le câblage, et en même temps, la consommation d'énergie de fuite de courant est optimisée. Afin d'empêcher l'apparition de l'effet d'antenne, la conception de la réparation de l'effet d'antenne est effectuée sur la puce pendant l'étape d'achèvement de la puce. À l'heure actuelle, il reste des zones vierges dans la puce et le fichier doit être rempli pour répondre aux exigences de la RDC. La figure 5 est la disposition de conception physique de la puce. Le tableau 3 indique la surface et la consommation électrique de la puce. On peut voir que la surface totale est de 2 794 371.012 703 μm2, et la consommation électrique totale est de 11.635 4 mW. La simulation prouve que la puce fonctionne à une fréquence d'horloge de 50 MHz Travail normal, répond aux exigences de conception, prouve que cette conception est correcte et efficace.
Conclusion 3
Basé sur le processus TSMC 180 nm, cet article a achevé la conception physique d'une puce de microprocesseur utilisée dans le système de surveillance des incendies sans fil. Après avoir utilisé différentes stratégies pour terminer la planification de la disposition de la puce, la disposition, la synthèse de l'arbre d'horloge et les étapes de conception du câblage, les résultats sont obtenus La disposition, la zone, la consommation d'énergie et d'autres rapports de la puce. Après la conception physique, les indicateurs de conception de la puce répondent aux exigences de conception, ce qui prouve l'exactitude de la conception physique de la puce.
À l'heure actuelle, au début de la surveillance et de l'alarme incendie des bâtiments, le réseau filaire est toujours utilisé. Les lignes sont dispersées dans tout le bâtiment et le coût d'installation initial est élevé. Dans le même temps, la ligne elle-même présente également un grand risque d'incendie. Par conséquent, un nouveau type de système de surveillance des incendies sans fil est né, qui est pratique et rapide à installer, son coût est inférieur et son espace d'application est plus grand. Le microcontrôleur est l'un des composants essentiels du système de surveillance incendie. Les microprocesseurs et microcontrôleurs à usage général ne peuvent pas répondre aux exigences de faible consommation d'énergie et de faible coût de la puce maître de nœud dans le système de surveillance des incendies sans fil.
Afin de maîtriser la technologie de base du système de surveillance des incendies sans fil, d'établir une plate-forme logicielle et matérielle avec des droits de propriété intellectuelle indépendants et de promouvoir le développement du système de surveillance des incendies sans fil de mon pays, il est nécessaire de développer un microprocesseur pour la surveillance des incendies sans fil. système. Cet article a achevé la conception physique d'une puce de microcontrôleur dédiée au système de détection d'incendie.
1 architecture de puce SW-A
La puce SW-A est une puce de contrôleur hybride numérique-analogique dédiée pour le système de détection d'incendie sans fil basé sur ARM Cortex-M0. Le bus adopte l'architecture à double bus AMBA AHB et APB. La fréquence de fonctionnement peut atteindre jusqu'à 50 MHz et prend en charge plusieurs niveaux. Division de fréquence interne, il peut également fonctionner à une fréquence très basse en mode veille ; ADC 12 canaux à approximation successive 8 bits à taux d'échantillonnage élevé, qui peut numériser séquentiellement à partir de 8 capteurs (tels qu'un capteur de température, un capteur de fumée, un capteur d'intensité lumineuse, etc.) Le signal est directement échantillonné, converti et enregistré. Le programme de détection principal peut lire les données échantillonnées correspondant au capteur cible pour le traitement et déterminer si un incendie s'est produit.
18 KBSRAM intégrés, qui peuvent être utilisés comme FLASH et RAM de manière flexible pour répondre à la surveillance des incendies et au stockage de procédures de traitement simples. Il prend en charge le fonctionnement ISP (programmation dans le système) et le fonctionnement IAP (programmation dans l'application), ce qui est non seulement pratique pour la mise à jour et la mise à niveau du programme principal de surveillance des incendies, mais également pour l'optimisation du logiciel. L'interface comprend une interface UART standard, une interface de communication SSI (prenant en charge les protocoles SPI, MicroWire et SSI) et 3 groupes (6 canaux) PWM. Les interfaces riches et les modules fonctionnels font de cette puce un grand potentiel d'extension de fonctions.
2 Conception physique de la puce SW-A
2.1 Le processus de conception physique adopté
La conception physique de la puce SW-A est réalisée à l'aide du compilateur IC de l'outil EDA de Synopsys, en utilisant le processus de conception typique du compilateur IC. Basé sur le processus CMOS 180 nm TSMC (TSMC). Une fois la conception physique prête (conception de la bibliothèque logique, définition de la bibliothèque physique, définition des fichiers liés à TLU-Plus et définition de la liste d'interconnexions au niveau de la porte de lecture et des contraintes de délai standard), vous pouvez démarrer la conception physique et terminer la conception la planification (Designplanning), le placement, la synthèse de l'arbre d'horloge, le routage et la finition de la puce.
2.2 Planification de la conception
La planification de la conception est une étape très importante dans la conception physique de la puce ; il comprend principalement Floorplan et Powerplant.
Dans des circonstances normales, avant le début de la mise en page, les concepteurs doivent souvent passer beaucoup de temps sur le plan d'étage et le plan d'alimentation. La qualité du plan de conception détermine directement la consommation d'énergie de la puce, l'encombrement des cellules standard, la fermeture de la synchronisation, la stabilité de l'alimentation, etc. Par conséquent, la planification de la conception est l'étape avec le plus de répétitions et de conception manuelle dans l'ensemble du processus de conception physique. .
Le plan d'étage doit compléter la disposition des E/S, le placement du PAD, le positionnement des macros (y compris les modules analogiques, les unités de stockage, etc.), ainsi que la forme de la puce, la congestion (Congestion) et les paramètres de zone. En tant que puce de contrôle orientée utilisateur, la disposition des E/S doit prendre en compte de manière globale les besoins des utilisateurs et les exigences de conception, et les dimensions verticales et horizontales des différents PAD fonctionnels sont également différentes. Dans cet article, le PAD avec des dimensions plus grandes dans les directions verticale et horizontale est placé sur les côtés nord et sud de la puce, et le PAD avec une taille unidirectionnelle plus petite est placé sur les côtés est et ouest de la puce avec le grand côté face au sud et au nord (voir la figure 2(a)). Placez le PAD autour de la puce avec une plus grande taille dans les deux sens (voir Figure 2(b)). Cette conception est très efficace pour réduire la surface de la puce.
Les macros que la puce doit être positionnée incluent SRAM, ROM, ADC et ANALOG_TOP. Cet article considère de manière exhaustive leur relation de position avec les E/S et les localise autour de la puce, de sorte qu'une zone vierge puisse être réservée dans la puce pour placer des cellules standard. Afin d'assurer l'interconnexion entre la Macro et le PAD et les unités standard, il n'y a qu'une zone vierge autour de chaque Macro. Les unités standard ne peuvent en aucun cas être placées dans cette zone. Les commandes spécifiques sont les suivantes :
Cette puce est conçue avec une zone réservée de 40 m entre la zone centrale de la cellule standard et le Macro et le PAD pour placer l'anneau d'alimentation (PowerRing) et le câblage d'interconnexion. Afin d'éviter que les cellules standard ne se chevauchent, utilisez la commande pour vous assurer que les cellules standard ne peuvent être placées que dans des canaux d'une hauteur supérieure à 10 m. Après avoir défini le plan d'implantation de la puce, utilisez la commande creat_fp_placement pour le pré-implantation. Cette puce est conçue et produite en utilisant le procédé TSMC 180 nm. Il nécessite une tension de fonctionnement de 1.8 V et une fluctuation de tension maximale tolérable de ±10 %. Par conséquent, lors de la planification de l'alimentation dans cet article, les exigences d'alimentation de la puce et la chute de tension causée par la ligne d'interconnexion sont prises en compte de manière exhaustive ( IR-Drop) et une zone de réseau électrique plus petite, deux anneaux d'alimentation et 14 sangles d'alimentation ( sangle) sont conçus. Après analyse du réseau électrique (Analyze Power Network), la chute IR maximale de cette conception est de 29.7 mV. La figure 3(a) est le plan de conception de la puce et la figure 3(b) est le diagramme de distribution de chute de tension de la puce.
Disposition 2.3
La qualité du placement est la clé du succès ou de l'échec de la conception physique de la puce. La tâche principale de la mise en page est de terminer le temps d'installation pour placer et réparer les unités standard dans la conception. Avant que la mise en page ne commence officiellement, vous devez utiliser la commande check_physical_design pour vérifier si la préparation de la mise en page est terminée. Il faut s'assurer que les positions de toutes les Hard Macro et IO sont fixes ; toutes les broches logiques et physiques de la conception correspondent les unes aux autres ; toutes les unités logiques leur correspondent L'unité physique ; les dimensions de toutes les unités de la conception ont été corrigées. Afin de faciliter l'interconnexion et le routage, avant de commencer à placer les cellules standard, une zone spécifique de la puce peut être définie en tant que Blocage de Placement (Blocage de Placement). Les outils ICC ont diverses restrictions, telles que l'interdiction des cellules standard pour une mise en page approximative, l'autorisation uniquement des cellules standard pour l'optimisation de la mise en page et l'autorisation uniquement du câblage, etc. ; dans cette conception, plusieurs zones de restriction de disposition sont définies pour faciliter ADC, ANALOG_TOP, etc. Connexion avec IO (voir la figure 4(a)).
Une fois la mise en page prête, vous pouvez utiliser la commande place_opt pour effectuer la mise en page avec des contraintes supplémentaires. La commande exécute un endroit grossier, une synthèse de réseau à haut débit, une optimisation physique et une légalisation. Déterminez l'emplacement de l'unité par les trois premières étapes (voir la figure 4(b)), et enfin placez l'unité standard dans la position calculée correctement grâce à la légalisation (voir la figure 4(c)). Les commandes spécifiques pour la conception physique de cet article sont les suivantes :
Des outils sont nécessaires pour réparer des zones autres que le chemin d'horloge critique, avec un degré élevé d'effort. Utilisez l'outil de contrôle de l'option « -congestion » pour réduire au maximum l'encombrement de la puce afin de faciliter le câblage ultérieur, et utilisez l'option « -pow-er » pour contrôler l'optimisation de l'outil Consommation d'énergie de fuite, consommation d'énergie dynamique et faible puissance disposition.
Une fois la configuration terminée, l'utilisation de la zone de la puce est indiquée dans le tableau 1. Le degré d'encombrement est concentré entre 0.625 et 0.875, et le degré d'encombrement est modéré. Il n'y a ni gaspillage de surface de puce en raison d'une faible utilisation de la puce ni d'un encombrement excessif. Cela conduit à des difficultés dans la conception ultérieure et même la refonte.
2.4 Synthèse de l'arbre d'horloge
L'une des tâches principales de Clock Tree Synthesis est de contrôler la déviation d'horloge dans une plage acceptable pour garantir le fonctionnement efficace et sans erreur de la puce. La stratégie de synthèse d'arbre d'horloge de cette puce est la suivante : la synthèse logique de l'arbre d'horloge (clock-cts), la synthèse physique de l'arbre d'horloge (clock-psyn) et le câblage de l'arbre d'horloge (clock-route). L'étape de synthèse logique de l'arbre d'horloge ne réalise que deux tâches : en calculant le retard sur chaque chemin d'horloge, on obtient la position et la taille du buffer (tampon, inverseur) à insérer (contrôlé par l'option de commande -only_cts) ; du fait de la fonction du réseau d'horloges La consommation représente une part très importante de la consommation électrique totale, donc l'optimisation de la consommation électrique (-power) doit être réalisée lors de la synthèse de l'arbre d'horloge et aucun câblage n'est réalisé à ce stade. Les commandes spécifiques sont les suivantes :
Dans l'étape de synthèse physique de l'arbre d'horloge, le tampon inséré est placé dans une position précise, l'extraction RC est effectuée et le délai d'insertion maximal, le délai d'insertion minimal, la déviation d'horloge maximale et le temps de conversion maximal du réseau d'horloges sont vérifiés par se référant au fichier de contraintes de délai (SDC). Et réparez la violation de retenue dans la conception. Afin de faciliter le câblage du réseau non horloge, l'option -ar-ea_recovery doit être ajoutée à ce moment pour réduire la zone de connexion. La consommation électrique est encore optimisée à ce stade. Lors de l'achèvement du routage de l'arbre d'horloge, cet article utilise le modèle arnoldi pour calculer avec précision le retard de l'arbre d'horloge et une méthode itérative de 15 cycles pour le routage d'horloge. Le tableau 2 montre la situation temporelle de la conception avant la synthèse d'horloge. Il est évident qu'il existe plusieurs chemins critiques et qu'il existe de nombreuses violations de temps d'établissement ; une fois la synthèse de l'arbre d'horloge terminée, l'horloge est à nouveau vérifiée et aucune violation d'horloge n'est trouvée, indiquant que la synthèse de l'arbre d'horloge est terminée.
2.5 Câblage et achèvement de la puce
Cet article sépare le routage et l'optimisation. Tout d'abord, effectuez le routage global, le routage détaillé et la recherche et la réparation dans l'étape de routage initiale, puis utilisez des algorithmes de topologie pour optimiser le routage, et en même temps, la consommation d'énergie de fuite de courant est optimisée. Afin d'empêcher l'apparition de l'effet d'antenne, la conception de la réparation de l'effet d'antenne est effectuée sur la puce pendant l'étape d'achèvement de la puce. À l'heure actuelle, il reste des zones vierges dans la puce et le fichier doit être rempli pour répondre aux exigences de la RDC. La figure 5 est la disposition de conception physique de la puce, et le tableau 3 est la surface et la consommation d'énergie de la puce. On peut voir que la surface totale est de 2 794 371.012 703 μm2, et la consommation électrique totale est de 11.635 4 mW. La simulation prouve que la puce fonctionne à une fréquence d'horloge de 50 MHz Travail normal, répond aux exigences de conception, prouve que cette conception est correcte et efficace.
Conclusion 3
Basé sur le processus TSMC 180 nm, cet article a achevé la conception physique d'une puce de microprocesseur utilisée dans le système de surveillance des incendies sans fil. Après avoir utilisé différentes stratégies pour terminer la planification de la disposition de la puce, la disposition, la synthèse de l'arbre d'horloge et les étapes de conception du câblage, les résultats sont obtenus La disposition, la zone, la consommation d'énergie et d'autres rapports de la puce. Après la conception physique, les indicateurs de conception de la puce répondent aux exigences de conception, ce qui prouve l'exactitude de la conception physique de la puce.