В настоящее время при раннем мониторинге пожара и сигнализации зданий все еще используется проводная сеть. Линии разбросаны по всему зданию, и первоначальная стоимость установки высока. В то же время сама линия также представляет большую пожарную опасность. Таким образом, появился новый тип беспроводной системы мониторинга пожара, который удобен и быстр в установке, имеет более низкую стоимость и большую область применения. Микроконтроллер - один из основных компонентов системы пожарного мониторинга. Микропроцессоры и микроконтроллеры общего назначения не могут удовлетворить требования к низкому энергопотреблению и низкой стоимости главного чипа узла в беспроводной системе пожарного мониторинга.
В настоящее время при раннем мониторинге пожара и сигнализации зданий все еще используется проводная сеть. Линии разбросаны по всему зданию, и первоначальная стоимость установки высока. В то же время сама линия также представляет большую пожарную опасность. Таким образом, появился новый тип беспроводной системы мониторинга пожара, который удобен и быстр в установке, имеет более низкую стоимость и большую область применения. Микроконтроллер - один из основных компонентов системы пожарного мониторинга. Микропроцессоры и микроконтроллеры общего назначения не могут удовлетворить требования к низкому энергопотреблению и низкой стоимости главного чипа узла в беспроводной системе пожарного мониторинга.
Чтобы освоить ядро technology беспроводной системы пожарного мониторинга, создать программную и аппаратную платформу с независимыми правами интеллектуальной собственности и содействовать развитию беспроводной системы пожарного мониторинга в моей стране, необходимо разработать микропроцессор для беспроводной системы пожарного мониторинга. В этой статье завершен физический проект микроконтроллера, предназначенного для системы обнаружения пожара.
1 Архитектура микросхемы SW-A
Микросхема SW-A - это специализированная микросхема цифрового аналогового гибридного контроллера для беспроводной системы обнаружения пожара на базе ARM Cortex-M0. Шина использует архитектуру с двумя шинами AMBA AHB и APB. Рабочая частота может достигать 50 МГц и поддерживает несколько уровней. Внутреннее частотное деление, он также может работать на очень низкой частоте в режиме ожидания; встроенный 12-битный 8-канальный АЦП последовательного приближения с высокой частотой дискретизации, который может последовательно сканировать с 8 датчиков (например, температуры датчик, датчик дыма, датчик интенсивности света и т. д.)) Сигнал непосредственно дискретизируется, преобразуется и сохраняется. Основная программа обнаружения может считывать выборочные данные, соответствующие датчику цели, для обработки и определять, возник ли пожар.
Встроенная память 18 КБ SRAM, которую можно гибко использовать как флэш-память и оперативную память для обеспечения мониторинга пожара и хранения простых процедур обработки. Он поддерживает операции ISP (внутрисистемное программирование) и IAP (внутриприложение), что не только удобно для обновления и обновления основной программы мониторинга пожара, но и для оптимизации программного обеспечения. Интерфейс включает в себя стандартный отраслевой интерфейс UART, интерфейс связи SSI (поддерживающий протоколы SPI, MicroWire и SSI) и 3 группы (6 каналов) PWM. Богатые интерфейсы и функциональные модули делают этот чип большим потенциалом для расширения функций.
2 Физическая конструкция микросхемы SW-A
2.1 Принятый процесс физического проектирования
Физическая конструкция микросхемы SW-A выполняется с помощью инструмента EDA от Synopsys. IC Компилятор, использующий типичный процесс проектирования IC Compiler. На основе процесса 180 нм CMOS TSMC (TSMC). После того, как физический проект готов (проектирование логической библиотеки, настройка физической библиотеки, настройка файлов, связанных с TLU-Plus, а также настройка списка соединений на уровне ворот для чтения и стандартных ограничений задержки), вы можете начать физическое проектирование и завершить проектирование. планирование (Designplanning), размещение, синхронизация дерева часов, маршрутизация и обработка микросхемы.
2.2 Планирование дизайна
Планирование дизайна - очень важный шаг в физическом проектировании микросхемы; в основном это План этажа и Силовая установка.
В нормальных условиях, прежде чем макет начнется, дизайнерам часто нужно потратить много времени на план этажа и план электропитания. Качество плана проектирования напрямую определяет энергопотребление микросхемы, загруженность стандартных ячеек, время закрытия, стабильность источника питания и т. Д. Таким образом, планирование проектирования является этапом с наибольшим количеством повторений и ручным проектированием во всем процессе физического проектирования. .
План этажа должен включать макет ввода-вывода, размещение PAD, расположение макросов (включая аналоговые модули, блоки хранения и т. Д.), А также форму микросхемы, перегрузку (перегрузку) и настройки области. Как микросхема управления, ориентированная на пользователя, компоновка ввода-вывода должна всесторонне учитывать потребности пользователя и требования к дизайну, а вертикальные и горизонтальные размеры различных функциональных PAD также различаются. В этой статье PAD с большими размерами как в вертикальном, так и в горизонтальном направлениях размещается на северной и южной сторонах микросхемы, а PAD с меньшим однонаправленным размером размещается на восточной и западной сторонах микросхемы с большей стороной. лицом на юг и север (см. рис. 2 (а)). Поместите PAD вокруг чипа большего размера в обоих направлениях (см. Рисунок 2 (b)). Эта конструкция очень эффективна для уменьшения площади микросхемы.
Макросы, которые необходимо разместить для микросхемы, включают SRAM, ROM, ADC и ANALOG_TOP. В этой статье всесторонне рассматривается их позиционная связь с вводом-выводом и размещается их вокруг микросхемы, так что в микросхеме можно зарезервировать пустую область для размещения стандартных ячеек. Чтобы обеспечить взаимосвязь между макросом, PAD и стандартными модулями, вокруг каждого макроса есть только пустая область. Стандартные единицы не могут быть размещены в этой области ни при каких обстоятельствах. Вот конкретные команды:
Этот чип спроектирован с зарезервированной областью 40 мкм между основной областью стандартной ячейки и макросом и PAD для размещения кольца питания (PowerRing) и соединительной проводки. Чтобы предотвратить перекрытие стандартных ячеек, используйте команду, чтобы гарантировать, что стандартные ячейки могут быть размещены только в каналах с высотой более 10 мкм. После настройки плана компоновки микросхемы используйте команду creat_fp_placement для предварительной компоновки. Этот чип разработан и произведен по 180 нм техпроцессу TSMC. Требуется рабочий напряжение 1.8 В и допустимое максимальное колебание напряжения ± 10%. Поэтому при планировании источника питания в этой статье всесторонне учтены требования к источнику питания микросхемы и падение напряжения, вызванное соединительной линией (IR-Drop), а также меньшая площадь электросети, два кольца питания и 14 шин питания ( Ремешок). После анализа сети электропитания (Анализ сети электропитания) максимальное падение ИК-излучения для данной конструкции составляет 29.7 мВ. Рисунок 3 (a) - это проектный план микросхемы, а Рисунок 3 (b) - диаграмма распределения падения напряжения микросхемы.
2.3 Макет
Качество размещения является ключом к успеху или неудаче физического дизайна чипа. Основная задача макета - завершить настройку времени размещения и ремонта стандартных узлов в проекте. Перед официальным запуском макета вам необходимо использовать команду check_physical_design, чтобы проверить, завершена ли подготовка макета. Необходимо убедиться, что позиции всех жестких макросов и ввода-вывода фиксированы; все логические и физические контакты в дизайне соответствуют друг другу; им соответствуют все логические единицы Физическая единица; фиксированы размеры всех агрегатов в конструкции. Чтобы облегчить соединение и маршрутизацию, перед началом размещения стандартных ячеек определенная область в микросхеме может быть установлена как блокировка размещения (блокировка размещения). Инструменты ICC имеют различные ограничения, такие как запрещение стандартных ячеек для приблизительной компоновки, разрешение только стандартных ячеек для оптимизации компоновки и разрешение только разводки и т. Д .; в этом проекте несколько областей ограничения макета установлены для облегчения ADC, ANALOG_TOP и т. д. Соединение с вводом-выводом (см. рисунок 4 (a)).
После того, как макет будет готов, вы можете использовать команду place_opt для выполнения макета с дополнительными ограничениями. Команда выполняет грубое размещение, синтез сети с высокой степенью разветвления, физическую оптимизацию и легализацию. Определите местоположение устройства с помощью первых трех шагов (см. Рисунок 4 (b)) и, наконец, правильно установите стандартный модуль в рассчитанное положение посредством легализации (см. Рисунок 4 (c)). Конкретные команды для физического дизайна этой статьи следующие:
Инструменты требуются для ремонта областей, отличных от критического хода часов, с большими усилиями. Используйте инструмент управления опцией «-congestion», чтобы максимально уменьшить перегруженность микросхемы, чтобы облегчить последующее подключение, и используйте опцию «-pow-er» для управления оптимизацией инструмента Потребляемая мощность при утечках, динамическое энергопотребление и низкое энергопотребление макет.
После завершения компоновки использование площади микросхемы показано в таблице 1. Степень перегрузки находится в диапазоне от 0.625 до 0.875, а степень перегрузки - умеренная. Нет ни потери площади чипа из-за низкого использования чипа, ни чрезмерной перегрузки. Это приводит к трудностям при последующем проектировании и даже переделке.
2.4 Синтез дерева часов
Одна из основных задач Синтеза тактового дерева - контролировать отклонение тактового сигнала в допустимом диапазоне, чтобы обеспечить эффективную и безошибочную работу микросхемы. Стратегия синтеза тактового дерева этой микросхемы заключается в следующем: логический синтез тактового дерева (clock-cts), физический синтез тактового дерева (clock-psyn) и соединение тактового дерева (clock-route). Этап логического синтеза дерева тактовых импульсов выполняет только две задачи: вычисляя задержку на каждом тактовом тракте, получают положение и размер буфера (буфера, инвертора), который необходимо вставить (управляется опцией команды -only_cts). ; из-за функции тактовой частоты сетевое потребление составляет очень большую долю от общего энергопотребления, поэтому оптимизация энергопотребления (-питание) должна выполняться во время синтеза тактового дерева, и на этом этапе не выполняется никаких соединений. Конкретные команды следующие:
На этапе физического синтеза дерева часов вставленный буфер помещается в точное положение, выполняется извлечение RC, а максимальная задержка вставки, минимальная задержка вставки, максимальное отклонение тактовой частоты и максимальное время преобразования сети часов проверяются с помощью ссылаясь на файл ограничения задержки (SDC). И устраните нарушение трюма в конструкции. Чтобы упростить разводку сети без часов, в это время необходимо добавить параметр -ar-ea_recovery, чтобы уменьшить область подключения. Энергопотребление на этом этапе все еще оптимизируется. При завершении маршрутизации тактового дерева в этой статье используется модель Арнольди для точного расчета задержки тактового дерева и итеративный метод 15 циклов для тактовой маршрутизации. Таблица 2 представляет собой временную ситуацию проекта до синтеза часов. Очевидно, что существует несколько критических путей и много нарушений времени установления; после того, как синтез тактового дерева завершен, проверка тактового сигнала не обнаруживается, что указывает на то, что синтез тактового дерева завершен.
2.5 Подключение и доработка микросхемы
Эта статья разделяет проводку и ее оптимизацию. Сначала выполните глобальную маршрутизацию, подробную маршрутизацию, а также поиск и ремонт на начальном этапе подключения, а затем используйте алгоритмы топологии для оптимизации разводки, и в то же время оптимизируется текущее потребление энергии утечки. Чтобы предотвратить возникновение антенного эффекта, конструкция исправления антенного эффекта выполняется на микросхеме на этапе завершения микросхемы. В это время в микросхеме все еще есть пустые области, и фильтр необходимо заполнить, чтобы удовлетворить требованиям DRC. Рисунок 5 - это физическая схема микросхемы. В таблице 3 указаны площадь и потребляемая мощность микросхемы. Видно, что общая площадь составляет 2 794 371.012 703 мкм2, а общая потребляемая мощность составляет 11.635 4 мВт. Моделирование доказывает, что микросхема работает на тактовой частоте 50 МГц. Нормальная работа, соответствует проектным требованиям, доказывает, что эта конструкция правильная и эффективная.
Заключение 3
Основываясь на процессе TSMC 180 нм, в этой статье завершен физический дизайн микросхемы микропроцессора, используемой в беспроводной системе мониторинга пожара. После использования различных стратегий для выполнения этапов планирования компоновки микросхемы, компоновки, синтеза дерева тактовых импульсов и проектирования разводки получаются результаты: компоновка, площадь, энергопотребление и другие отчеты микросхемы. После физического проектирования, конструктивные показатели микросхемы соответствуют проектным требованиям, что доказывает правильность физического проектирования микросхемы.
В настоящее время при раннем мониторинге пожара и сигнализации зданий все еще используется проводная сеть. Линии разбросаны по всему зданию, и первоначальная стоимость установки высока. В то же время сама линия также представляет большую пожарную опасность. Таким образом, появился новый тип беспроводной системы мониторинга пожара, который удобен и быстр в установке, имеет более низкую стоимость и большую область применения. Микроконтроллер - один из основных компонентов системы пожарного мониторинга. Микропроцессоры и микроконтроллеры общего назначения не могут удовлетворить требования к низкому энергопотреблению и низкой стоимости главного чипа узла в беспроводной системе пожарного мониторинга.
Чтобы освоить основную технологию беспроводной системы мониторинга пожаров, создать программную и аппаратную платформу с независимыми правами интеллектуальной собственности и способствовать развитию беспроводной системы мониторинга пожаров в моей стране, необходимо разработать микропроцессор для беспроводного мониторинга пожаров. система. В этой статье завершен физический дизайн микросхемы микроконтроллера, предназначенной для системы обнаружения пожара.
1 Архитектура микросхемы SW-A
Микросхема SW-A - это специализированная микросхема цифрового аналогового гибридного контроллера для беспроводной системы обнаружения пожара на базе ARM Cortex-M0. Шина использует архитектуру с двумя шинами AMBA AHB и APB. Рабочая частота может достигать 50 МГц и поддерживает несколько уровней. Внутреннее частотное деление, он также может работать на очень низкой частоте в режиме ожидания; встроенный 12-битный 8-канальный АЦП последовательного приближения с высокой частотой дискретизации, который может последовательно сканировать с 8 датчиков (таких как датчик температуры, датчик дыма, датчик интенсивности света и т. д.). Сигнал непосредственно дискретизируется, преобразуется и сохранен. Основная программа обнаружения может считывать выборочные данные, соответствующие датчику цели, для обработки и определять, возник ли пожар.
Встроенная память 18 КБ SRAM, которую можно гибко использовать как флэш-память и оперативную память для обеспечения мониторинга пожара и хранения простых процедур обработки. Он поддерживает операции ISP (внутрисистемное программирование) и IAP (внутриприложение), что не только удобно для обновления и обновления основной программы мониторинга пожара, но и для оптимизации программного обеспечения. Интерфейс включает в себя стандартный отраслевой интерфейс UART, интерфейс связи SSI (поддерживающий протоколы SPI, MicroWire и SSI) и 3 группы (6 каналов) PWM. Богатые интерфейсы и функциональные модули делают этот чип большим потенциалом для расширения функций.
2 Физическая конструкция микросхемы SW-A
2.1 Принятый процесс физического проектирования
Физическая конструкция микросхемы SW-A выполняется с помощью инструментария Synopsys EDA IC Compiler с использованием типичного процесса проектирования IC Compiler. На основе процесса 180 нм CMOS TSMC (TSMC). После того, как физический проект готов (проектирование логической библиотеки, настройка физической библиотеки, настройка файлов, связанных с TLU-Plus, а также настройка списка соединений на уровне ворот для чтения и стандартных ограничений задержки), вы можете начать физическое проектирование и завершить проектирование. планирование (Designplanning), размещение, синхронизация дерева часов, маршрутизация и обработка микросхемы.
2.2 Планирование дизайна
Планирование дизайна - очень важный шаг в физическом проектировании микросхемы; в основном это План этажа и Силовая установка.
В нормальных условиях, прежде чем макет начнется, дизайнерам часто нужно потратить много времени на план этажа и план электропитания. Качество плана проектирования напрямую определяет энергопотребление микросхемы, загруженность стандартных ячеек, время закрытия, стабильность источника питания и т. Д. Таким образом, планирование проектирования является этапом с наибольшим количеством повторений и ручным проектированием во всем процессе физического проектирования. .
План этажа должен включать макет ввода-вывода, размещение PAD, расположение макросов (включая аналоговые модули, блоки хранения и т. Д.), А также форму микросхемы, перегрузку (перегрузку) и настройки области. Как микросхема управления, ориентированная на пользователя, компоновка ввода-вывода должна всесторонне учитывать потребности пользователя и требования к дизайну, а вертикальные и горизонтальные размеры различных функциональных PAD также различаются. В этой статье PAD с большими размерами как в вертикальном, так и в горизонтальном направлениях размещается на северной и южной сторонах микросхемы, а PAD с меньшим однонаправленным размером размещается на восточной и западной сторонах микросхемы с большей стороной. лицом на юг и север (см. рис. 2 (а)). Поместите PAD вокруг чипа большего размера в обоих направлениях (см. Рисунок 2 (b)). Эта конструкция очень эффективна для уменьшения площади микросхемы.
Макросы, которые необходимо разместить для микросхемы, включают SRAM, ROM, ADC и ANALOG_TOP. В этой статье всесторонне рассматривается их позиционная связь с вводом-выводом и размещается их вокруг микросхемы, так что в микросхеме можно зарезервировать пустую область для размещения стандартных ячеек. Чтобы обеспечить взаимосвязь между макросом, PAD и стандартными модулями, вокруг каждого макроса есть только пустая область. Стандартные единицы не могут быть размещены в этой области ни при каких обстоятельствах. Вот конкретные команды:
Этот чип спроектирован с зарезервированной областью 40 мкм между основной областью стандартной ячейки и макросом и PAD для размещения кольца питания (PowerRing) и соединительной проводки. Чтобы предотвратить перекрытие стандартных ячеек, используйте команду, чтобы гарантировать, что стандартные ячейки могут быть размещены только в каналах с высотой более 10 мкм. После настройки плана компоновки микросхемы используйте команду creat_fp_placement для предварительной компоновки. Этот чип разработан и произведен по 180-нм техпроцессу TSMC. Требуется рабочее напряжение 1.8 В и допустимое максимальное колебание напряжения ± 10%. Поэтому при планировании источника питания в этой статье всесторонне учитываются требования к источнику питания микросхемы и падение напряжения, вызванное соединительной линией (IR-Drop), а также меньшая площадь электросети, два кольца питания и 14 шин питания ( Ремешок). После анализа сети электропитания (Анализ сети электропитания) максимальное падение ИК-излучения для данной конструкции составляет 29.7 мВ. Рисунок 3 (a) - это проектный план микросхемы, а Рисунок 3 (b) - диаграмма распределения падения напряжения микросхемы.
2.3 Макет
Качество размещения является ключом к успеху или неудаче физического дизайна чипа. Основная задача макета - завершить настройку времени размещения и ремонта стандартных узлов в проекте. Перед официальным запуском макета вам необходимо использовать команду check_physical_design, чтобы проверить, завершена ли подготовка макета. Необходимо убедиться, что позиции всех жестких макросов и ввода-вывода фиксированы; все логические и физические контакты в дизайне соответствуют друг другу; им соответствуют все логические единицы Физическая единица; фиксированы размеры всех агрегатов в конструкции. Чтобы облегчить соединение и маршрутизацию, перед началом размещения стандартных ячеек определенная область в микросхеме может быть установлена как блокировка размещения (блокировка размещения). Инструменты ICC имеют различные ограничения, такие как запрещение стандартных ячеек для приблизительной компоновки, разрешение только стандартных ячеек для оптимизации компоновки и разрешение только разводки и т. Д .; в этом проекте несколько областей ограничения макета установлены для облегчения ADC, ANALOG_TOP и т. д. Соединение с вводом-выводом (см. рисунок 4 (a)).
После того, как макет будет готов, вы можете использовать команду place_opt для выполнения макета с дополнительными ограничениями. Команда выполняет грубое размещение, синтез сети с высокой степенью разветвления, физическую оптимизацию и легализацию. Определите местоположение устройства с помощью первых трех шагов (см. Рисунок 4 (b)) и, наконец, правильно установите стандартный модуль в рассчитанное положение посредством легализации (см. Рисунок 4 (c)). Конкретные команды для физического дизайна этой статьи следующие:
Инструменты требуются для ремонта областей, отличных от критического хода часов, с большими усилиями. Используйте инструмент управления опцией «-congestion», чтобы максимально уменьшить перегруженность микросхемы, чтобы облегчить последующее подключение, и используйте опцию «-pow-er» для управления оптимизацией инструмента Потребляемая мощность при утечках, динамическое энергопотребление и низкое энергопотребление макет.
После завершения компоновки использование площади микросхемы показано в таблице 1. Степень перегрузки находится в диапазоне от 0.625 до 0.875, а степень перегрузки - умеренная. Нет ни потери площади чипа из-за низкого использования чипа, ни чрезмерной перегрузки. Это приводит к трудностям при последующем проектировании и даже переделке.
2.4 Синтез дерева часов
Одна из основных задач Синтеза тактового дерева - контролировать отклонение тактового сигнала в допустимом диапазоне, чтобы обеспечить эффективную и безошибочную работу микросхемы. Стратегия синтеза тактового дерева этой микросхемы заключается в следующем: логический синтез тактового дерева (clock-cts), физический синтез тактового дерева (clock-psyn) и соединение тактового дерева (clock-route). Этап логического синтеза дерева тактовых импульсов выполняет только две задачи: вычисляя задержку на каждом тактовом тракте, получают положение и размер буфера (буфера, инвертора), который необходимо вставить (управляется опцией команды -only_cts). ; из-за функции тактовой частоты сетевое потребление составляет очень большую долю от общего энергопотребления, поэтому оптимизация энергопотребления (-питание) должна выполняться во время синтеза тактового дерева, и на этом этапе не выполняется никаких соединений. Конкретные команды следующие:
На этапе физического синтеза дерева часов вставленный буфер помещается в точное положение, выполняется извлечение RC, а максимальная задержка вставки, минимальная задержка вставки, максимальное отклонение тактовой частоты и максимальное время преобразования сети часов проверяются с помощью ссылаясь на файл ограничения задержки (SDC). И устраните нарушение трюма в конструкции. Чтобы упростить разводку сети без часов, в это время необходимо добавить параметр -ar-ea_recovery, чтобы уменьшить область подключения. Энергопотребление на этом этапе все еще оптимизируется. При завершении маршрутизации тактового дерева в этой статье используется модель Арнольди для точного расчета задержки тактового дерева и итеративный метод 15 циклов для тактовой маршрутизации. В таблице 2 показаны временные характеристики схемы до синтеза тактовых импульсов. Очевидно, что существует несколько критических путей и много нарушений времени установления; после того, как синтез тактового дерева завершен, тактовый сигнал снова проверяется, и никакого нарушения тактового сигнала не обнаруживается, что указывает на то, что синтез тактового дерева завершен.
2.5 Подключение и доработка микросхемы
Эта статья разделяет маршрутизацию и оптимизацию. Во-первых, выполните глобальную маршрутизацию, подробную маршрутизацию, поиск и исправление на начальном этапе маршрутизации, а затем используйте алгоритмы топологии для оптимизации маршрутизации, и в то же время оптимизируется текущее энергопотребление при утечке. Чтобы предотвратить возникновение антенного эффекта, корректирующий дизайн антенного эффекта выполняется на микросхеме на этапе завершения микросхемы. В это время в микросхеме все еще есть пустые области, и фильтр необходимо заполнить, чтобы удовлетворить требованиям DRC. На рис. 5 представлена физическая схема микросхемы, а в таблице 3 указаны площадь и потребляемая мощность микросхемы. Видно, что общая площадь составляет 2 794 371.012 703 мкм2, а общая потребляемая мощность составляет 11.635 4 мВт. Моделирование доказывает, что микросхема работает на тактовой частоте 50 МГц. Нормальная работа, соответствует проектным требованиям, доказывает, что эта конструкция правильная и эффективная.
Заключение 3
Основываясь на процессе TSMC 180 нм, в этой статье завершен физический дизайн микросхемы микропроцессора, используемой в беспроводной системе мониторинга пожара. После использования различных стратегий для выполнения этапов планирования компоновки микросхемы, компоновки, синтеза дерева тактовых импульсов и проектирования разводки получаются результаты: компоновка, площадь, энергопотребление и другие отчеты микросхемы. После физического проектирования, конструктивные показатели микросхемы соответствуют проектным требованиям, что доказывает правильность физического проектирования микросхемы.