Imperas Software Ltd telah mengumumkan kerjasama dengan Synopsys, Inc untuk memenuhi permintaan yang semakin meningkat untuk pengesahan pemproses RISC-V. Kerjasama ini membolehkan pelanggan bersama menyelaraskan tugas pengesahan RISC-V mereka menggunakan penyelesaian pengesahan ImperasDV dan alat simulasi VCS Synopsys dan alat nyahpepijat Verdi untuk meningkatkan kecekapan bagi memenuhi objektif masa ke pasaran dan kualiti yang kritikal. ImperasDV ialah IP pengesahan pertama yang tersedia secara komersial untuk pemproses RISC-V, menggabungkan suite ujian pengesahan seni bina yang penting untuk pembangun RISC-V untuk menyediakan pelaksanaan perkakasan yang sejajar dengan jangkaan ekosistem perisian yang menyokong RISC-V. Ia mempunyai sokongan asli untuk Antara Muka Pengesahan RISC-V standard terbuka dan menggunakan metodologi simulasi bersama 'langkah-langkah-bandingkan' untuk pengesahan pemproses yang komprehensif, termasuk peristiwa tak segerak dan operasi nyahpepijat.
ISA standard terbuka RISC-V menyampaikan rangka kerja untuk pemproses yang dioptimumkan yang bertujuan untuk penyelesaian aplikasi dengan cara baharu dan kreatif. Selain itu, pasukan reka bentuk boleh menggunakan fleksibiliti baharu merentas semua elemen projek SoC dengan pelaksanaan yang bertujuan untuk kawalan dalaman dan fungsi pengurusan untuk kuasa, keselamatan, komunikasi dan tugas lain selain daripada skop mesin keadaan terhad. RISC-V juga merevolusikan ruang reka bentuk HPC dengan tatasusunan berbilang teras, pemecut vektor dan saluran paip kompleks yang menampilkan superscalar, out-of-order, multi-issue dan hardware multithreading, untuk menamakan beberapa teknik yang disampaikan pada persidangan teknikal baru-baru ini .
Kebebasan reka bentuk baharu RISC-V menghasilkan konsensus yang semakin meningkat merentas komuniti SoC bahawa syarat pengesahan RISC-V mesti disepadukan ke dalam jadual dan perancangan SoC. Walaupun pengesahan pemproses mungkin bukan baharu sepenuhnya, RISC-V menyampaikan anjakan besar dalam tanggungjawab pengesahan, menonjolkan keperluan untuk pengesahan yang cekap untuk mencapai pencapaian penting dan sasaran masa ke pasaran. Sebarang pelan pengesahan yang berjaya boleh diringkaskan sebagai rangsangan berkualiti tinggi untuk mencapai sasaran liputan. Simulasi VCS Synopsys dan ImperasDV menawarkan penyepaduan lancar bagi penyelesaian pengesahan testbench, RTL pemproses dan ImperasDV dalam persekitaran SystemVerilog gabungan untuk simulasi bersama 'lock-step-compare' antara RTL DUT dan model rujukan pemproses Imperas RISC-V. Dengan penyepaduan yang rapat, nyahpepijat pada titik percanggahan boleh diterokai dengan mudah dengan peralihan bebas geseran antara Verilog RTL dan model rujukan Imperas RISC-V menggunakan Synopsys Verdi dan Imperas eGui.
"Penggunaan RISC-V berkembang merentas segmen pasaran utama apabila pasukan SoC meneroka fleksibiliti ISA standard terbuka untuk pemproses yang dioptimumkan," kata Kiran Vittal, pengarah kanan Partner Alliances Marketing untuk Synopsys EDA Group. “Kerjasama kami dengan Imperas, memanfaatkan simulasi terkemuka Synopsys dan penyelesaian nyahpepijat, membolehkan pelanggan bersama kami menangani kerumitan pengesahan untuk teras pemproses RISC-V dan mencapai penumpuan liputan dengan cepat.”
“Simulasi adalah asas yang menyokong semua Semikonduktor industri untuk reka bentuk dan pengesahan," kata Simon Davidmann, Ketua Pegawai Eksekutif di Imperas Software Ltd. "Model rujukan dan simulasi Imperas teknologi distrukturkan untuk penyepaduan rapat dalam persekitaran simulasi dan emulasi bersama. Dengan kerjasama terbaharu dengan Synopsys ini, pelanggan bersama kami boleh memanfaatkan semua kelebihan penyelesaian pengesahan ImperasDV dengan inovasi lanjutan dalam simulasi berprestasi tinggi Synopsys VCS dan platform nyahpepijat Verdi untuk aliran 'lock-step-compare' SystemVerilog dengan nyahpepijat yang cekap. untuk pengesahan RISC-V.”