Imperas Software Ltd, RISC-V işlemci doğrulamasına yönelik artan talebi karşılamak için Synopsys, Inc ile işbirliği yaptığını duyurdu. Bu işbirliği, ortak müşterilerin ImperasDV doğrulama çözümlerini ve Synopsys'in VCS simülasyonunu ve Verdi hata ayıklama araçlarını kullanarak kritik pazara çıkış süresi ve kalite hedeflerini yerine getirmek üzere gelişmiş verimlilik için RISC-V doğrulama görevlerini kolaylaştırmalarına olanak tanır. ImperasDV, RISC-V geliştiricileri için RISC-V'yi destekleyen yazılım ekosisteminin beklentileriyle uyumlu donanım uygulamaları sağlamak için gerekli olan mimari doğrulama test paketlerini içeren, RISC-V işlemcileri için ticari olarak temin edilebilen ilk doğrulama IP'sidir. Açık standart RISC-V Doğrulama Arayüzü için yerel desteğe sahiptir ve eşzamansız olaylar ve hata ayıklama işlemleri de dahil olmak üzere kapsamlı işlemci doğrulaması için 'kilitleme-adım-karşılaştırma' ortak simülasyon metodolojisini kullanır.
RISC-V açık standart ISA, uygulama çözümlerini yeni ve yaratıcı yollarla hedefleyen optimize edilmiş işlemciler için çerçeve sunar. Ayrıca tasarım ekipleri, sınırlı durumlu bir makinenin kapsamı dışında güç, güvenlik, iletişim ve diğer görevlere yönelik iç kontrol ve yönetim işlevlerini hedefleyen uygulamalarla bir SoC projesinin tüm öğelerinde yeni esnekliği kullanabilir. RISC-V aynı zamanda son zamanlarda teknik konferanslarda sunulan tekniklerden birkaçını saymak gerekirse çok çekirdekli diziler, vektör hızlandırıcılar ve süperskalar, sıra dışı, çoklu sorun ve donanım çoklu iş parçacığı içeren karmaşık işlem hatları ile HPC tasarım alanında devrim yaratıyor. .
RISC-V'nin yeni tasarım özgürlükleri, SoC topluluğu genelinde RISC-V doğrulama koşullarının SoC programlarına ve planlamasına entegre edilmesi gerektiği konusunda büyüyen bir fikir birliğine yol açıyor. İşlemci doğrulaması tamamen yeni olmasa da, RISC-V, doğrulama sorumluluğunda büyük bir değişime işaret ediyor ve önemli bant çıkış aşamalarını ve pazara sürüm hedeflerini gerçekleştirmek için etkili doğrulama ihtiyacını vurguluyor. Başarılı herhangi bir doğrulama planı, kapsama hedeflerine ulaşmaya yönelik yüksek kaliteli bir teşvik olarak özetlenebilir. Synopsys VCS simülasyonu ve ImperasDV, RTL DUT ve Imperas RISC-V işlemci referans modeli arasında 'kilitleme-adım-karşılaştırma' ortak simülasyonu için testbenç, işlemci RTL ve ImperasDV doğrulama çözümlerinin birleşik bir SystemVerilog ortamında kusursuz entegrasyonunu sunar. Yakın entegrasyonla, Synopsys Verdi ve Imperas eGui kullanılarak Verilog RTL ile Imperas RISC-V referans modeli arasında sürtünmesiz bir geçişle tutarsızlık noktasındaki hata ayıklama kolayca keşfedilebilir.
Synopsys EDA Group İş Ortakları Pazarlaması kıdemli direktörü Kiran Vittal, "SoC ekipleri optimize edilmiş işlemciler için açık standart ISA'nın esnekliğini keşfettikçe, önemli pazar segmentlerinde RISC-V'nin benimsenmesi artıyor" dedi. "Synopsys'in önde gelen simülasyon ve hata ayıklama çözümlerinden yararlanan Imperas ile olan işbirliğimiz, ortak müşterilerimizin RISC-V işlemci çekirdekleri için doğrulama karmaşıklıklarını ele almasına ve kapsama yakınsamasını hızlı bir şekilde elde etmesine olanak tanıyor."
“Simülasyon, tüm süreçleri destekleyen temeldir. Yarıiletken Imperas Software Ltd. CEO'su Simon Davidmann şunları söyledi: "Imperas referans modelleri ve simülasyonu teknoloji ortak simülasyon ve emülasyon ortamlarında yakın entegrasyon için yapılandırılmıştır. Synopsys ile yapılan bu son işbirliği sayesinde, ortak müşterilerimiz, verimli hata ayıklama ile eksiksiz bir SystemVerilog 'kilitleme-adım-karşılaştırma' akışı için Synopsys VCS yüksek performanslı simülasyon ve Verdi hata ayıklama platformundaki gelişmiş yeniliklerle ImperasDV doğrulama çözümlerinin tüm avantajlarından yararlanabilirler. RISC-V doğrulaması için.”