Microchip veröffentlicht C++-Synthese-Suite für PolarFire FPGA Algorithmusentwicklung
Mikrochip Technologie hat seinen PolarFire FPGA-Familien einen HLS-Design-Workflow namens SmartHLS hinzugefügt, um die direkte Übersetzung von C++-Algorithmen in FPGA-optimierten Register Transfer Level (RTL)-Code zu ermöglichen.
Die Ankündigung erfolgt als Reaktion auf den wachsenden Bedarf an Entwicklern, Leistung mit geringem Stromverbrauch in Edge-Computing-Anwendungen zu kombinieren, und hat die Nachfrage nach feldprogrammierbaren Gate-Arrays (FPGAs) als energieeffiziente Beschleuniger getrieben. Die große Mehrheit der Edge-Computing-, Computer Vision- und industriellen Steuerungsalgorithmen wird jedoch nativ in C++ von Entwicklern mit geringen oder keinen Kenntnissen der zugrunde liegenden FPGA-Hardware entwickelt.
„SmartHLS erweitert unsere Libero-SoC-Design-Tool-Suite und macht die enormen Vorteile unserer Mittelklasse-PolarFire- und PolarFire-SoC-Plattformen einer vielfältigen Gemeinschaft von Algorithmus-Entwicklern zugänglich, ohne dass sie FPGA-Hardware-Experten werden müssen“, sagte Bruce Weyer, Vice President von Microchips FPGA-Geschäftseinheit. „Zusammen mit unserem VectorBlox Neural Network Software Development Kit werden diese Tools die Produktivität von Designern bei der Entwicklung innovativer Lösungen mit C/C++-basierten Algorithmen für Anwendungen wie Embedded Vision, maschinelles Lernen, Motorsteuerung und industrielle Automatisierung mit FPGA-basierten Hardwarebeschleunigern verbessern .“
Basierend auf der integrierten Open-Source-Entwicklungsumgebung Eclipse verwendet die SmartHLS-Designsuite C++-Softwarecode, um eine HDL-IP-Komponente für die Integration in die Libero SmartDesign-Projekte von Microchip zu generieren. Dies ermöglicht es Ingenieuren, das Hardwareverhalten auf einer höheren Abstraktionsebene zu beschreiben, als dies mit herkömmlichen FPGA-RTL-Tools möglich ist.
Laut Microchip verbessert es die Produktivität und verkürzt gleichzeitig die Entwicklungszeit durch ein Multi-Threading Application Programming Interface (API), das Hardware-Befehle gleichzeitig ausführt und den Ausdruck komplexer Hardware-Parallelität im Vergleich zu anderen HLS-Angeboten vereinfacht.
Das SmartHLS-Tool benötigt bis zu 10 Mal weniger Codezeilen als ein entsprechendes RTL-Design, wobei der resultierende Code einfacher zu lesen, zu verstehen, zu testen, zu debuggen und zu überprüfen ist. Das Tool vereinfacht auch die Untersuchung von Kompromissen beim Design der Hardware-Mikroarchitektur und ermöglicht es, dass bereits vorhandene C++-Softwareimplementierungen eines Entwicklers jetzt mit PolarFire FPGAs und FPGA-SoCs verwendet werden können.