Microchip phát hành bộ tổng hợp C ++ cho PolarFire FPGA phát triển thuật toán
Vi mạch Công nghệ đã thêm quy trình thiết kế HLS, được gọi là SmartHLS, vào dòng PolarFire FPGA của mình để cho phép các thuật toán C++ được dịch trực tiếp sang mã Mức chuyển đăng ký (RTL) được tối ưu hóa cho FPGA.
Thông báo này được đưa ra nhằm đáp ứng nhu cầu ngày càng tăng của các nhà thiết kế trong việc kết hợp hiệu suất với mức tiêu thụ điện năng thấp trong các ứng dụng máy tính biên và điều này đã thúc đẩy nhu cầu về Mảng cổng lập trình hiện trường (FPGA) được sử dụng làm máy gia tốc tiết kiệm điện. Tuy nhiên, phần lớn các thuật toán tính toán biên, thị giác máy tính và điều khiển công nghiệp được phát triển nguyên bản bằng C ++ bởi các nhà phát triển có ít hoặc không có kiến thức về phần cứng FPGA cơ bản.
“SmartHLS nâng cao bộ công cụ thiết kế Libero SoC của chúng tôi và làm cho những lợi ích to lớn của các nền tảng PolarFire và PolarFire SoC tầm trung của chúng tôi có thể tiếp cận được với một cộng đồng đa dạng các nhà phát triển thuật toán mà họ không cần phải trở thành chuyên gia phần cứng FPGA”, Bruce Weyer, phó chủ tịch của Microchip cho biết Đơn vị kinh doanh FPGA. “Cùng với Bộ phát triển phần mềm mạng nơ ron VectorBlox của chúng tôi, những công cụ này sẽ cải thiện năng suất của nhà thiết kế trong việc tạo ra các giải pháp tiên tiến bằng cách sử dụng các thuật toán dựa trên C / C ++ cho các ứng dụng như thị giác nhúng, học máy, điều khiển động cơ và tự động hóa công nghiệp bằng cách sử dụng máy gia tốc phần cứng dựa trên FPGA . ”
Dựa trên môi trường phát triển tích hợp Eclipse mã nguồn mở, bộ thiết kế SmartHLS sử dụng mã phần mềm C ++ để tạo thành phần HDL IP để tích hợp vào các dự án Libero SmartDesign của Microchip. Điều này cho phép các kỹ sư mô tả hành vi phần cứng ở mức độ trừu tượng cao hơn so với khả năng của các công cụ FPGA RTL truyền thống.
Theo Microchip, nó cải thiện năng suất đồng thời giảm thời gian phát triển thông qua Giao diện lập trình ứng dụng (API) đa luồng thực thi các lệnh phần cứng đồng thời và đơn giản hóa việc thể hiện song song phần cứng phức tạp so với các dịch vụ HLS khác.
Công cụ SmartHLS yêu cầu số dòng mã ít hơn tới 10 lần so với thiết kế RTL tương đương, với mã kết quả dễ đọc, hiểu, kiểm tra, gỡ lỗi và xác minh hơn. Công cụ này cũng đơn giản hóa việc khám phá các cân bằng thiết kế vi kiến trúc phần cứng và cho phép các triển khai phần mềm C ++ có sẵn của nhà phát triển hiện được sử dụng với PolarFire FPGA và FPGA SoC.