Microchip melepaskan rangkaian sintesis C ++ untuk PolarFire FPGA pengembangan algoritma

Microchip Teknologi telah menambahkan aliran kerja reka bentuk HLS, dipanggil SmartHLS, kepada keluarga FPGA PolarFirenya untuk membolehkan algoritma C++ diterjemahkan terus kepada kod Tahap Pemindahan Daftar (RTL) yang dioptimumkan FPGA.

Pengumuman itu dibuat sebagai tindak balas terhadap peningkatan kebutuhan para pereka untuk menggabungkan prestasi dengan penggunaan daya yang rendah dalam aplikasi komputasi tepi dan yang mendorong permintaan untuk Field Programmable Gate Arrays (FPGAs) untuk digunakan sebagai pemecut yang cekap kuasa. Walau bagaimanapun, sebilangan besar algoritma komputasi, penglihatan komputer dan kawalan industri dibangunkan secara asli dalam C ++ oleh pemaju yang mempunyai sedikit atau tanpa pengetahuan tentang perkakasan FPGA yang mendasari.

"SmartHLS meningkatkan rangkaian alat reka bentuk Libero SoC kami dan menjadikan banyak kelebihan platform PolarFire dan PolarFire SoC jarak jauh kami dapat diakses oleh pelbagai komuniti pembangun algoritma tanpa mereka harus menjadi pakar perkakasan FPGA," kata Bruce Weyer, naib presiden Microchip's Unit perniagaan FPGA. “Bersama Kit Pembangunan Perisian Neural Network VectorBlox kami alat ini akan meningkatkan produktiviti pereka dalam membuat penyelesaian canggih menggunakan algoritma berdasarkan C / C ++ untuk aplikasi seperti visi tertanam, pembelajaran mesin, kawalan motor dan automasi industri menggunakan pemecut perkakasan berasaskan FPGA. . "

Berdasarkan persekitaran pengembangan bersepadu Eclipse sumber terbuka, suite reka bentuk SmartHLS menggunakan kod perisian C ++ untuk menghasilkan komponen IP HDL untuk penyatuan ke dalam projek MicroDip Libero SmartDesign. Ini membolehkan jurutera menerangkan tingkah laku perkakasan pada tahap pengambilan yang lebih tinggi daripada yang mungkin dilakukan dengan alat FPGA RTL tradisional.

Menurut Microchip, ia meningkatkan produktiviti sambil mengurangkan masa pengembangan melalui Multi-threading Application Programming Interface (API) yang melaksanakan arahan perkakasan secara serentak dan mempermudah ungkapan paralelisme perkakasan yang kompleks berbanding dengan penawaran HLS yang lain.

Alat SmartHLS memerlukan hingga 10 kali lebih sedikit baris kod daripada reka bentuk RTL yang setara, dengan kod yang dihasilkan lebih mudah dibaca, difahami, diuji, debug dan disahkan. Alat ini juga mempermudah penerokaan rancangan reka bentuk mikroarkibina perkakasan dan membolehkan implementasi perisian C ++ yang sudah ada oleh pemaju kini dapat digunakan dengan PolarFire FPGA dan FPGA SoCs.