Microchip выпускает набор для синтеза C ++ для PolarFire FPGA / ПРОГРАММИРУЕМАЯ ПОЛЬЗОВАТЕЛЕМ ВЕНТИЛЬНАЯ МАТРИЦА разработка алгоритма
Микрочип Технологии добавила в свои семейства PolarFire FPGA рабочий процесс проектирования HLS, называемый SmartHLS, чтобы обеспечить возможность прямой трансляции алгоритмов C++ в код уровня передачи регистров (RTL), оптимизированный для FPGA.
Это объявление стало ответом на растущую потребность разработчиков в сочетании производительности с низким энергопотреблением в периферийных вычислительных приложениях, что вызвало спрос на программируемые вентильные матрицы (FPGA), которые можно использовать в качестве энергоэффективных ускорителей. Тем не менее, подавляющее большинство алгоритмов периферийных вычислений, компьютерного зрения и промышленного управления изначально разрабатываются на C ++ разработчиками, практически не имеющими знаний о базовом оборудовании FPGA.
«SmartHLS улучшает наш набор инструментов для проектирования Libero SoC и делает огромные преимущества наших платформ PolarFire и PolarFire SoC среднего уровня доступными для разнообразного сообщества разработчиков алгоритмов без необходимости становиться экспертами по оборудованию FPGA», - сказал Брюс Вейер, вице-президент Microchip. Подразделение FPGA. «Вместе с нашим комплектом разработки программного обеспечения для нейронных сетей VectorBlox эти инструменты повысят производительность дизайнеров при создании передовых решений с использованием алгоритмов на основе C / C ++ для таких приложений, как встроенное зрение, машинное обучение, управление двигателями и промышленная автоматизация с использованием аппаратных ускорителей на базе FPGA. . »
Основанный на интегрированной среде разработки Eclipse с открытым исходным кодом, пакет проектирования SmartHLS использует программный код C ++ для создания IP-компонента HDL для интеграции в проекты Microchip Libero SmartDesign. Это позволяет инженерам описывать поведение оборудования на более высоком уровне абстракции, чем это возможно с помощью традиционных инструментов FPGA RTL.
Согласно Microchip, это повышает производительность при сокращении времени разработки за счет многопоточного интерфейса прикладного программирования (API), который одновременно выполняет аппаратные инструкции и упрощает выражение сложного аппаратного параллелизма по сравнению с другими предложениями HLS.
Инструмент SmartHLS требует до 10 раз меньше строк кода, чем эквивалентный дизайн RTL, при этом результирующий код легче читать, понимать, тестировать, отлаживать и проверять. Этот инструмент также упрощает поиск компромиссов при проектировании аппаратной микроархитектуры и позволяет использовать уже существующие программные реализации C ++, разработанные разработчиком, с ПЛИС PolarFire и SoC ПЛИС.