Microchip lança suíte de síntese C ++ para PolarFire FPGA desenvolvimento de algoritmo
Microchip Equipar adicionou um fluxo de trabalho de design HLS, chamado SmartHLS, às suas famílias PolarFire FPGA para permitir que algoritmos C++ sejam traduzidos diretamente para código RTL (Register Transfer Level) otimizado para FPGA.
O anúncio vem em resposta à necessidade crescente de designers de combinar desempenho com baixo consumo de energia em aplicativos de computação de ponta e que impulsionou a demanda por FPGAs (Field Programmable Gate Arrays) para serem usados como aceleradores de baixo consumo de energia. No entanto, a grande maioria dos algoritmos de computação de ponta, visão computacional e controle industrial são desenvolvidos nativamente em C ++ por desenvolvedores com pouco ou nenhum conhecimento do hardware FPGA subjacente.
“SmartHLS aprimora nosso conjunto de ferramentas de design Libero SoC e torna os vastos benefícios de nossas plataformas PolarFire e PolarFire SoC acessíveis a uma comunidade diversificada de desenvolvedores de algoritmos sem que eles tenham que se tornar especialistas em hardware FPGA”, disse Bruce Weyer, vice-presidente da Microchip's Unidade de negócios FPGA. “Junto com nosso Kit de Desenvolvimento de Software de Rede Neural VectorBlox, essas ferramentas irão melhorar a produtividade dos designers na criação de soluções de ponta usando algoritmos baseados em C / C ++ para aplicações como visão embarcada, aprendizado de máquina, controle de motor e automação industrial usando aceleradores de hardware baseados em FPGA . ”
Com base no ambiente de desenvolvimento integrado Eclipse de código aberto, a suíte de design SmartHLS usa código de software C ++ para gerar um componente HDL IP para integração em projetos Libero SmartDesign da Microchip. Isso permite que os engenheiros descrevam o comportamento do hardware em um nível mais alto de abstração do que é possível com as ferramentas RTL FPGA tradicionais.
De acordo com a Microchip, melhora a produtividade ao mesmo tempo que reduz o tempo de desenvolvimento por meio de uma Interface de Programação de Aplicativos (API) multi-threading que executa instruções de hardware simultaneamente e simplifica a expressão de paralelismo de hardware complexo em comparação com outras ofertas de HLS.
A ferramenta SmartHLS requer até 10 vezes menos linhas de código do que um design RTL equivalente, com o código resultante sendo mais fácil de ler, entender, testar, depurar e verificar. A ferramenta também simplifica a exploração de trade-offs de design de microarquitetura de hardware e permite que implementações de software C ++ pré-existentes de um desenvolvedor sejam usadas agora com PolarFire FPGAs e FPGA SoCs.