Microchip merilis suite sintesis C++ untuk PolarFire FPGA pengembangan algoritma
Microchip Teknologi telah menambahkan alur kerja desain HLS, yang disebut SmartHLS, ke rangkaian FPGA PolarFire untuk memungkinkan algoritme C++ diterjemahkan langsung ke kode Register Transfer Level (RTL) yang dioptimalkan untuk FPGA.
Pengumuman ini muncul sebagai tanggapan atas meningkatnya kebutuhan para desainer untuk menggabungkan kinerja dengan konsumsi daya yang rendah dalam aplikasi komputasi edge dan yang telah mendorong permintaan untuk Field Programmable Gate Arrays (FPGA) untuk digunakan sebagai akselerator hemat daya. Namun, sebagian besar komputasi tepi, visi komputer, dan algoritme kontrol industri dikembangkan secara asli dalam C++ oleh pengembang dengan sedikit atau tanpa pengetahuan tentang perangkat keras FPGA yang mendasarinya.
“SmartHLS meningkatkan rangkaian alat desain Libero SoC kami dan membuat manfaat besar dari platform PolarFire dan PolarFire SoC kelas menengah kami dapat diakses oleh beragam komunitas pengembang algoritme tanpa mereka harus menjadi ahli perangkat keras FPGA,” kata Bruce Weyer, wakil presiden Microchip's unit bisnis FPGA. “Bersama dengan Kit Pengembangan Perangkat Lunak Jaringan Neural VectorBlox kami, alat ini akan meningkatkan produktivitas desainer dalam menciptakan solusi mutakhir menggunakan algoritme berbasis C/C++ untuk aplikasi seperti visi tertanam, pembelajaran mesin, kontrol motor, dan otomasi industri menggunakan akselerator perangkat keras berbasis FPGA .”
Berdasarkan lingkungan pengembangan terintegrasi Eclipse open-source, rangkaian desain SmartHLS menggunakan kode perangkat lunak C++ untuk menghasilkan komponen IP HDL untuk integrasi ke dalam proyek Libero SmartDesign Microchip. Hal ini memungkinkan para insinyur untuk menggambarkan perilaku perangkat keras pada tingkat abstraksi yang lebih tinggi daripada yang dimungkinkan dengan alat FPGA RTL tradisional.
Menurut Microchip itu meningkatkan produktivitas sekaligus mengurangi waktu pengembangan melalui Antarmuka Pemrograman Aplikasi (API) multi-threading yang mengeksekusi instruksi perangkat keras secara bersamaan dan menyederhanakan ekspresi paralelisme perangkat keras yang kompleks dibandingkan dengan penawaran HLS lainnya.
Alat SmartHLS membutuhkan hingga 10 kali lebih sedikit baris kode daripada desain RTL yang setara, dengan kode yang dihasilkan lebih mudah dibaca, dipahami, diuji, di-debug, dan diverifikasi. Alat ini juga menyederhanakan eksplorasi pertukaran desain mikroarsitektur perangkat keras dan memungkinkan implementasi perangkat lunak C++ yang sudah ada dari pengembang untuk sekarang digunakan dengan FPGA PolarFire dan SoC FPGA.