Microchip, PolarFire용 C++ 합성 제품군 출시 FPGA 알고리즘 개발

마이크로 칩 Technology 는 C++ 알고리즘을 FPGA에 최적화된 RTL(Register Transfer Level) 코드로 직접 변환할 수 있도록 PolarFire FPGA 제품군에 SmartHLS라는 HLS 설계 워크플로를 추가했습니다.

이번 발표는 에지 컴퓨팅 애플리케이션에서 성능과 저전력 소비를 결합해야 하는 설계자의 요구가 증가하고 전력 효율적인 가속기로 사용되는 FPGA(Field Programmable Gate Array)에 대한 수요가 증가함에 따라 나온 것입니다. 그러나 대부분의 에지 컴퓨팅, 컴퓨터 비전 및 산업 제어 알고리즘은 기본 FPGA 하드웨어에 대한 지식이 거의 또는 전혀 없는 개발자에 의해 기본적으로 C++로 개발됩니다.

Microchip의 부사장인 Bruce Weyer는 "SmartHLS는 Libero SoC 설계 도구 제품군을 향상시키고 다양한 알고리즘 개발자 커뮤니티가 FPGA 하드웨어 전문가가 될 필요 없이 미드레인지 PolarFire 및 PolarFire SoC 플랫폼의 방대한 이점에 액세스할 수 있도록 합니다."라고 말했습니다. FPGA 사업부. “VectorBlox 신경망 소프트웨어 개발 키트와 함께 이러한 도구는 FPGA 기반 하드웨어 가속기를 사용하는 임베디드 비전, 머신 러닝, 모터 제어 및 산업 자동화와 같은 애플리케이션을 위한 C/C++ 기반 알고리즘을 사용하여 최첨단 솔루션을 생성하는 설계자의 생산성을 향상시킬 것입니다. .”

오픈 소스 Eclipse 통합 개발 환경을 기반으로 하는 SmartHLS 디자인 제품군은 C++ 소프트웨어 코드를 사용하여 Microchip의 Libero SmartDesign 프로젝트에 통합하기 위한 HDL IP 구성 요소를 생성합니다. 이를 통해 엔지니어는 기존 FPGA RTL 도구에서 가능한 것보다 더 높은 수준의 추상화에서 하드웨어 동작을 설명할 수 있습니다.

Microchip에 따르면 다른 HLS 제품에 비해 하드웨어 명령을 동시에 실행하고 복잡한 하드웨어 병렬 처리의 표현을 단순화하는 다중 스레딩 API(응용 프로그래밍 인터페이스)를 통해 개발 시간을 줄이면서 생산성을 향상시킵니다.

SmartHLS 도구는 동등한 RTL 설계보다 최대 10배 적은 코드 라인을 필요로 하며 결과 코드는 더 쉽게 읽고, 이해하고, 테스트하고, 디버그하고, 확인할 수 있습니다. 이 도구는 또한 하드웨어 마이크로아키텍처 설계 절충안의 탐색을 단순화하고 개발자의 기존 C++ 소프트웨어 구현을 이제 PolarFire FPGA 및 FPGA SoC와 함께 사용할 수 있도록 합니다.