MicrochipがPolarFire用のC ++合成スイートをリリース FPGA アルゴリズム開発

マイクロチップ テクノロジー は、SmartHLS と呼ばれる HLS 設計ワークフローを PolarFire FPGA ファミリに追加し、C++ アルゴリズムを FPGA に最適化されたレジスタ転送レベル (RTL) コードに直接変換できるようにしました。

この発表は、エッジコンピューティングアプリケーションでパフォーマンスと低消費電力を組み合わせる設計者のニーズの高まりに応えて行われ、電力効率の高いアクセラレータとして使用されるフィールドプログラマブルゲートアレイ（FPGA）の需要を後押ししています。 ただし、エッジコンピューティング、コンピュータービジョン、および産業用制御アルゴリズムの大部分は、基盤となるFPGAハードウェアの知識がほとんどまたはまったくない開発者によってC ++でネイティブに開発されています。

「SmartHLSはLiberoSoC設計ツールスイートを強化し、FPGAハードウェアの専門家になることなくアルゴリズム開発者の多様なコミュニティがミッドレンジのPolarFireおよびPolarFireSoCプラットフォームの大きなメリットにアクセスできるようにします」とMicrochipの副社長であるBruceWeyerは述べています。 FPGAビジネスユニット。 「これらのツールは、VectorBloxニューラルネットワークソフトウェア開発キットとともに、組み込みビジョン、機械学習、モーター制御、FPGAベースのハードウェアアクセラレータを使用した産業オートメーションなどのアプリケーション向けに、C / C ++ベースのアルゴリズムを使用して最先端のソリューションを作成する際の設計者の生産性を向上させます。 。」

オープンソースのEclipse統合開発環境に基づいて、SmartHLSデザインスイートはC ++ソフトウェアコードを使用して、MicrochipのLiberoSmartDesignプロジェクトに統合するためのHDLIPコンポーネントを生成します。 これにより、エンジニアは、従来のFPGARTLツールよりも高いレベルの抽象化でハードウェアの動作を説明できます。

Microchipによると、ハードウェア命令を同時に実行し、他のHLS製品と比較して複雑なハードウェア並列処理の表現を簡素化するマルチスレッドアプリケーションプログラミングインターフェイス（API）により、生産性を向上させ、開発時間を短縮します。

SmartHLSツールは、同等のRTLデザインの最大10分のXNUMXのコード行を必要とし、結果として得られるコードは、読み取り、理解、テスト、デバッグ、および検証が容易になります。 このツールはまた、ハードウェアマイクロアーキテクチャ設計のトレードオフの調査を簡素化し、開発者の既存のC ++ソフトウェア実装をPolarFireFPGAおよびFPGASoCで使用できるようにします。