Microchip dimittit C ++ synthesis suite pro PolarFire FPGA progressionem algorithm

microchip Technology Addidit HLS designationis operis fluxus, nomine SmartHLS, ad suas familias PolarFire FPGA ut C++ algorithms directe ad FPGA-optimised Register Translatio (RTL) codicem transferendum esse permitteret.

Denuntiatio respondet ad augendam necessitatem designandi ad componendum effectum cum potentia humilitatis consummationis in extremis applicationibus computandis et quae postulationem ad portam Programmabilem Arrays (FPGAs) impulit ut tamquam acceleratores potentiae efficientis adhibeantur. Sed magna maior pars extremitatis computant, visio computatoria et algorithms industriae imperium in C++ in evolutione oriundi exculta sunt cum scientia parum vel nulla FPGA odio subiectae.

"SmartHLS consilium nostrum Libero SoC instrumentum suite auget et ingentia beneficia mediae merae PolarFire et PolarFire SoC suggestae pervias ad diversa communitatis algorithm tincturae sine illis habentibus peritis ferramentis FPGA facti sunt", dixit Bruce Weyer, praeses Microchip scriptor FPGA res adsunt. "Una cum VectorBlox Neural Network Software Development Ornamentum haec instrumenta excogitantium productivity emendabunt in solutionibus incisionis ora creandi utentes C/C++ algorithms fundatum ad applicationes sicut visio infixa, machina discendi, motoris imperium et automationis industriae utens FPGA-fundatur ferramentis acceleratoribus .

Fundatur in aperto-fonte Eclipsis evolutionis integratae environment, consilio SmartHLS suite utitur C++ software code ad generandum HDL IP componente pro integratione in inceptis Microchip's Libero SmartDesign. Hoc dat fabrum mores in altiori gradu abstractionis hardware describere quam fieri potest cum instrumentis traditis FPGA RTL.

Secundum Microchip auget productivity dum evolutionis tempus minuit per multiplicationem applicationis programmandi interface (API) qui ferramenta instructiones simul exsequitur et simplificat expressionem parallelismi complexi hardware respectu aliorum oblationum HLS.

Instrumentum SmartHLS exigit usque ad 10 tempora pauciores lineas codicis quam consilium RTL aequivalens, cum codice inde facilius legere, intellegere, probare, debug et cognoscere. Instrumentum etiam simplificat explorationem microarchitecturae ferrariae designationis artis-offae, et efficit ut elit praeexistente C++ instrumenti programmatis nunc adhibeantur cum PolarFire FPGAs et FPGA SoCs.